设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收起/展开 收藏本版 (140) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30246|排名: 9 

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！
新窗 全部悬赏  悬赏  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
公告 公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分） jackzhang 2024-2-27    
全局置顶 隐藏置顶帖 ISSCC2024 Session Digest PPT Short-Course  ...23456 james2007 2024-2-23 5431379 ronyeh 2024-5-29 21:57
全局置顶 隐藏置顶帖 创芯大讲堂新课上线《DFT 设计与实现》限时75折 attach_img 创芯讲堂运营 2023-11-15 815030 hzmscut 2024-5-24 16:35
全局置顶 隐藏置顶帖 完成资料下载，奖励300信元 | 忆阻器、存算一体芯片白皮书、解决方案文案、培... attach_img  ...23456..7 论坛管理员-1 2024-5-30 601898 mark_yeh 前天 15:09
全局置顶 隐藏置顶帖 百万元器件搜索大全  ...2 jackzhang 2024-6-3 11699 yuyuray 4 天前
      
vhdl实现DES算法 attachment  ...23 du139123456789 2008-4-17 23779313 风释怀 2017-11-23 14:09
[原创] PCIE x4 Gen2 高速数据传输， 包括所有源代码，驱动和PC端程序 attach_img digest agree  ...23456..311 gvi-tech 2015-12-21 3107322025 麦田有怪圈 2024-6-5 17:53
i2c协议  ...234 atuhappy 2003-11-2 39255630 石头111 2020-5-11 11:51
投票 [统计] 你是用VHDL还是用Verilog HDL？  ...23456..88 buley 2011-9-8 880196415 Wzh20040521 昨天 11:21
[原创] cadence IUS9.2 ncverilog安装方法，环境设置，原创。 attach_img  ...23456..86 lsqswl 2011-12-4 859174406 tested 2024-4-26 20:28
[原创] 两个剧牛的数字电路——异步时钟切换和倍频 attachment digest  ...23456..35 wice3 2007-1-25 344139924 lazawei 2023-10-26 15:39
[原创] 个人写的DDR3的工作原理，欢迎大家拍砖！ attach_img digest  ...23456..47 dzplay 2015-5-23 463133260 542002990 7 天前
投票 [求助] 该学哪门语言？SystemVerilog VS SystemC  ...23456..26 albe2t 2011-11-22 256132944 Lavender888 昨天 16:38
[原创] low power RTL 设计优化 attach_img digest  ...23456..30 yaya126 2017-9-9 297128271 xuzaiwang 2024-5-29 23:51
[原创] 工作10年的工程师的心得 digest  ...23456..60 dodoee 2009-11-12 597124663 李婷婷 2023-10-27 09:27
[原创] 数字典型电路知识结构地图，请大家参考，也希望积极补充！ attach_img digest agree  ...23456..30 rosshardware 2018-9-4 296123901 paley_p 2024-4-1 11:32
[讨论] 自己写的DDR2控制器（含PHY）在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】 attachment digest agree  ...23456..24 Timme 2012-8-10 239119001 芯星 2021-6-7 20:26
[原创] 数字集成电路设计，我的梦 digest agree  ...23456..28 aidepei 2008-12-3 278116469 cq20 2021-12-2 21:31
投票 [求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达  ...23456..18 komatsu001 2016-10-27 176112880 需要学点东西 昨天 20:30
[原创] 解决“Design Compiler is not enabled. (DCSH-1)”问题 attach_img  ...23456..21 RainskyXiang 2010-9-17 208110402 宇子啊 2024-3-18 16:33
投票 [调查] 平时在工程设计中 Xilinx的FPGA 常用，还是使用 Altera的FPGA 常用？  ...23456..25 hongbutiao 2012-11-27 249107847 kl_upc 2024-5-8 14:47
[原创] IC前端设计絮论 attachment digest  ...23456..33 jackertja 2011-5-3 324105480 lmc15063013 2023-4-4 20:03
【转】我的FPGA学习历程  ...23456..12 hu200298 2008-12-4 111105160 yr5188 2022-6-24 22:16
[原创] 数字IC工程师的技能树 digest agree  ...23456..21 arthur_wang_orz 2012-2-3 20997313 vegetableno1 2022-8-22 11:18
[原创] 关于AHB总线verilog代码实现（design篇） attachment digest  ...23456..19 hbhbts 2013-12-5 18896462 夏尔 2024-1-26 14:15
[原创] 中国高科技行业现状 digest agree  ...23456..23 dodoee 2011-1-26 22193067 li_john 2022-4-2 22:00
[原创] Verilog基本电路设计之一（单bit跨时钟域同步） attach_img digest  ...23456..14 杰克淡定 2016-6-15 13192964 Ali0617 2022-12-7 10:18
[讨论] 今天华为面试题：异步FIFO读时钟是写时钟的100倍，或者写是读的100倍会出现什么问题？ attach_img digest  ...23456..15 hiwzy 2016-9-11 14291243 Ayala058 2023-9-13 15:31
投票 [调查] 集成电路设计是选模拟方向好 还是数集 或者 射频？  ...23456..17 mos管 2012-5-13 17190204 Gas 2024-3-14 21:55
[资料] Vivado使用误区与进阶 PDF attachment digest  ...23456..30 zhouph 2016-8-3 29784242 qwe9991 2023-12-19 20:23
投票 [统计] 大家用哪家FPGA公司的产品  ...23456..18 thomas66 2012-4-6 17276680 hbwqzl 2024-5-29 15:50
[原创] 用FPGA实现简单的UDP/IP通信 digest agree  ...23456..19 dogbear2245 2017-1-16 18175585 zxr789 2024-4-15 22:30
[原创] 跟着我从零开始入门FPGA（一周入门XXOO系列） attach_img digest agree  ...23456..13 McuPlayer2013 2013-3-26 12575019 xutao8 2022-10-10 17:21
[原创] FPGA的用途及前进之路 digest  ...23456..12 henghengnana 2011-8-29 11074683 xiaowuzxc 2023-1-18 13:35
[原创] 基于FPGA之低速协议设计实验手稿及源码 attachment digest  ...23456..19 qinzhanao 2015-8-5 18974015 苦学僧 2022-8-25 17:29
[资料] Verilog超详细教程 attachment  ...23456..33 zxopenwgb 2016-9-18 32172666 tapasvss 昨天 19:49
[原创] 我对IC设计流程的一些理解（数字IC部分） digest  ...23456..16 zlmdmeail_80 2007-10-9 15772641 yuyu0907 2023-6-28 10:44
[原创] Verilog基本电路设计之二（时钟无缝切换） attach_img digest  ...23456..12 杰克淡定 2016-6-16 11671683 cmmjava 2024-4-4 13:47
FPGA与88E1111千兆以太网实现—硬件 attach_img digest  ...23456..17 topggmq 2014-11-25 16869252 zero_xyz 2020-5-1 11:07
[原创] 大家好，我是《Verilog编程艺术》的作者，欢迎大家的反馈和提问 attach_img  ...23456..23 weijiaming 2014-3-31 22967102 heidong123 2022-2-26 11:40
下一页 »
12345678910... 865下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-13 00:01 , Processed in 0.091071 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块