EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31111|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 2 3 456 7 8 9 10 ... 889 / 889 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[招聘] 寻找模拟和数字兼职的项目	ICERS兼职 2025-7-10	2422	ICERS兼职 2025-7-11 17:55
[求助] Xilinx A7 同一个serdes quad跑两个协议	msqxl 2025-7-7	2319	msqxl 2025-7-11 15:08
[统计] 大家用哪家FPGA公司的产品 ...2 3 4 5 6..18	thomas66 2012-4-6	17689802	871370416 2025-7-11 11:31
[讨论] cocotb	卡卡布 2024-9-19	2870	daviehj 2025-7-11 09:29
[资料] 现代处理器设计——超标量处理器基础中文pdf下载	ewain 2024-2-1	92335	吕归尘 2025-7-11 09:17
[求助] 后防真	fangwang85 2024-6-26	1658	超人不会飞Cc 2025-7-10 19:35
[讨论] 一个好的设计文档应该达到哪些标准？	隔壁小吴 2025-7-10	2393	zampple 2025-7-10 18:28
[资料] 复旦大学开源芯片设计--H.265/HEVC Encoder IP Core V2.0 ...2 3 4 5 6..10	running13 2020-3-5	9132239	ilmkduse 2025-7-10 16:00
[求助] DC综合时，inout pad端口如何约束？ - [悬赏 200 信元资产]	Velsuked 2023-5-5	94611	wenidy 2025-7-10 14:14
[求助] 一个位宽超过32bit的信号复位直接给'd0会有问题吗？ ...2	隔壁小吴 2025-7-1	13692	CHN_LJF 2025-7-10 09:11
[求助] VHDL可以直接定义浮点数或定点小数？verilog不行吧？	haxy 2016-3-29	58401	知止233 2025-7-9 16:18
[求助] 关于create_generated_clock中get_pins的疑问 ...2 3	leijing 2018-9-6	2813755	desktop233 2025-7-9 15:04
[求助] 求ARM CMN 700，可购买可交换	WLZY 2024-9-13	1616	mxic2008 2025-7-9 11:39
[求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达 ...2 3 4 5 6..18	komatsu001 2016-10-27	180125511	tangryshe 2025-7-9 10:05
[资料] 数字滤波器的MATLAB与FPGA实现Altera/Verilog版 ...2 3 4 5 6..9	jlf521 2018-8-30	8534744	yuanwolf2008 2025-7-9 06:54
[求助] DWC_pcie_ctl_dm_reference & databook - [悬赏 100 信元资产]	彼岸之花 2024-3-4	42789	anovickis 2025-7-9 01:19
[调查] 用阻塞赋值还是非阻塞赋值描述组合逻辑？	kathywh 2020-8-6	74637	adonics1975 2025-7-8 15:44
[求助] 跑STA，报了时序违例，但是后端自己报不出来那条路径，哪里出问题了	2441697316 2025-6-18	2448	2441697316 2025-7-8 15:36
[转贴] KFX 与 EXSIM 7.0 版本激活	pony0 2025-7-8	0312	pony0 2025-7-8 10:55
[原创] HAPS80简介及使用方法	VearneLiu 2022-11-10	56129	MrKangXiang 2025-7-8 09:47
[原创] centos虚拟机运行VCS，编译很慢，而ubuntu下却很快。难道我要放弃centos？	flagabc 2024-8-31	32744	MrKangXiang 2025-7-8 09:41
[调查] dc_shell-t initialization error	h9f3 2019-3-14	14257	desktop233 2025-7-7 16:53
[资料] AXI3 AXI4 protocol巨详细分析，有助于准确理解协议 ...2 3 4 5 6..28	masaka_xlw 2016-9-14	27977224	luminate 2025-7-7 15:09
[原创] NVMe高速传输之摆脱XDMA设计14：NVMe初始化状态机设计	xianuser 2025-7-5	0285	xianuser 2025-7-5 17:04
[原创] NVMe高速传输之摆脱XDMA设计13:PCIe初始化状态机设计	xianuser 2025-7-5	0249	xianuser 2025-7-5 17:02
[转贴] 特权同学倾情奉献9G海量FPGA学习资料	goodbey155 2016-5-23	85427	Jeff1010 2025-7-5 10:52
[原创] XILINX GTX/GTP 使用小结 ...2 3	lucien_1986 2012-3-8	2417417	hdg 2025-7-5 10:51
[求助] 求助大神！xilinx的7 Series FPGAs在最终配置失败之后会清空Configuration Memory吗？	喻相得 2025-7-1	3298	mgc455 2025-7-4 15:12
[转贴] 想问下是否能直接查看design内部各个模块的power group功耗	nic23 2025-7-3	1249	Patrick0809 2025-7-3 10:53
[其它] dhi Mike zero / mke+ /west 2023 /2025	pony0 2025-7-2	1538	zhangshiwei 2025-7-3 10:00
[原创] NVMe高速传输之摆脱XDMA设计11: 性能监测寄存器设计	xidianuser 2025-7-2	1337	zhangshiwei 2025-7-3 09:53
[转贴] CYMCAP 9.0 最新	pony0 2025-7-2	0432	pony0 2025-7-2 21:30
[原创] NVMe高速传输之摆脱XDMA设计10之DMA控制单元设计	xidianuser 2025-7-2	0257	xidianuser 2025-7-2 17:52
[资料] nord flash操作注意事项及M25P32手册	xf2016 2025-7-2	0260	xf2016 2025-7-2 15:57
[求助] spyglass ResetFlop-ML规则问题	mrlong 2025-7-2	0184	mrlong 2025-7-2 13:59

1 2 3 456 7 8 9 10 ... 889 / 889 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31111|排名: 12

快速发帖

浏览过的版块

站长推荐 /1