设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (157) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30797|排名: 9 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[资料] axi4_stream协议（附中文spec） 新人帖 attachment  ...23 yaoys0818 2021-6-28 299468 yang0694 2025-1-2 14:19
[求助] 为什么最简单的分频器，也需要一个reset信号? orientview 2025-1-1 4324 mumei0926 2025-1-1 22:31
[原创] 用Malogic FPGA Board 上的Cy7c68000实现了USB to UART（全速） attach_img dodoee 2023-10-6 31157 dodoee 2025-1-1 16:33
[求助] 数字IC前端设计 新人帖 山水有相逢 2024-12-3 5640 青枣同学 2025-1-1 16:28
[求助] 请问vcs看波形的dve背景颜色可以改么? ldy777 2022-9-13 22070 青枣同学 2025-1-1 16:25
[求助] verilog-mode使用时parameter无法替换 attach_img mysoul 2021-5-6 52217 青枣同学 2025-1-1 16:22
[求助] 哪里有Genus的flow脚本？ Outerman2000 2023-1-12 11084 cxlisme 2024-12-31 18:01
[求助] 综合设置condition的问题 2441697316 2024-12-30 2231 FGX 2024-12-31 17:25
[求助] 请教低功耗设计中隔离单元的问题 霍无醉 2024-12-31 5224 wxd_rf_zhikun 2024-12-31 17:17
[求助] formality验证中SVF读入  ...2 hzdzkjly 2013-9-26 1515703 CZB的筱 2024-12-31 16:26
[求助] Emacs verilog AUTOINST & parameter问题 sukong123 2016-1-6 23045 cp1995 2024-12-31 15:23
[求助] 有关set_max_delay的疑问，请指教 attach_img geff 2021-8-5 52717 13156560615 2024-12-31 14:53
悬赏 [求助] PCIE DMA原理 - [悬赏 100 信元资产] buzhou2006 2020-4-7 85927 henry101422 2024-12-31 11:38
[求助] FPGA验证（pipe）pcie lujigua 2014-10-16 62591 henry101422 2024-12-31 11:25
[求助] 在verilog task 中加入延时输出后波形错误 sktwo 2024-11-20 2253 Patrick0809 2024-12-31 11:19
[资料] Verilog超详细教程 attachment  ...23456..34 zxopenwgb 2016-9-18 33980552 JCWANGZI 2024-12-31 08:03
[求助] 请问如何保证数模接口时许的正确性  ...2 flyskyseu 2024-12-27 11434 flyskyseu 2024-12-30 18:01
[资料] PCIE协议GEN2~GEN4汇总 attachment  ...23456..11 xiao_jie 2017-7-11 10332359 jojohnny888 2024-12-30 10:39
[资料] 《systemverilog assertions and functional coverage》 attachment 撒野 2024-12-15 2276 fox1012 2024-12-29 19:05
关于NAND FLASH 控制接口问题的疑问。 attachment  ...2 740625 2004-6-4 178800 leon_strive 2024-12-29 17:01
[求助] 有偿求tsmc 5nm pdk的design compiler， icc配置 siriux 2024-10-7 3601 cadprabakar 2024-12-29 02:17
[其它] QUARTUS STD 23.1 [LINUX] attachment thieulam 2024-12-27 5332 tracy6969 2024-12-28 19:25
[原创] 使用DE2-115简单实现CortexM0_DesignStart并Keil调试成功  ...2345 Pasingen 2021-7-12 4211790 aaasmart 2024-12-28 18:28
[求助] PTPX进行功耗分析，为什么switching power比internal power小那么多 attach_img  ...2 荆棘鸟OO 2014-2-12 1912353 卷柏 2024-12-28 18:27
[求助] 16nm数字逻辑综合后最高能运行多少速率？ li859831360 2024-12-27 2267 li859831360 2024-12-28 16:26
[求助] DC综合对SRAM端口的约束问题 2020040401006 2024-12-27 0122 2020040401006 2024-12-27 16:26
[求助] 求一个eflash的仿真模型 icxinren 2021-9-29 62575 E.E.T.O.P 2024-12-27 13:38
[求助] 形式验证-Formality 时间在走人在变 2024-9-26 5610 2596784844 2024-12-27 10:53
Modelsim5.6e的仿真库文件怎么生成，我搞了好几天都没弄出来，救命啊！  ...2 hs157 2003-9-4 118145 cyberwillis 2024-12-26 20:53
[求助] 有人愿意租借solvnet账号2天给我学习吗？有偿求助 海绵宝宝玩电脑 2024-12-26 1318 chuchuang 2024-12-26 14:55
[求助] modelsim添加的文件无法编译 attach_img chris3_chen 2024-12-23 2257 chris3_chen 2024-12-26 11:59
[讨论] set_multicycle_path会不会存在亚稳态问题？？  ...23 Anturze 2024-12-23 20653 Challensys 2024-12-26 11:23
[求助] DC综合时插入门控时钟需不需要制定具体是哪个时钟啊 attach_img ZHZIC 2020-10-20 93222 cp1995 2024-12-26 09:54
[求助] XILINX 的USB IP 有谁用过吗？是不是要付费的啊？  ...2 hongyijia13 2014-1-12 1713559 gdutchen 2024-12-25 15:38
[原创] arm-cortex-a78 架构 attachment NeverLazyThu 2022-4-10 72893 yang0694 2024-12-25 09:40
下一页 »
12345678910... 880下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-26 14:27 , Processed in 0.020881 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块