EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› FPGA|ASIC|IC前端设计论坛› FPGA/ASIC/IC前端设计

收藏本版 (73) |订阅

IC前端设计今日: 24 |主题: 28172|排名: 21

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 805 / 805 页下一页

返回

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

隐藏置顶帖创芯人才网完善个人简历，获取创芯大讲堂最优惠学习现金券+500信元	创芯讲堂运营 2021-9-21	217257	创芯讲堂运营 2021-10-23 19:16
隐藏置顶帖芯片工程师找工作就上创芯人才网！	jackzhang 2021-5-21	2152081	cpu_verfication 2021-8-22 06:53
版块主题
[求助] 请教一个关于i2c协议的问题 New	tezhong 4 小时前	660	jinj198908 15 分钟前
[调查] 数字IC设计硕士年收入起薪调查，自2020年起~ ...2 3	杰克 2021-7-10	245893	1440090531 1 小时前
[原创] 集成电路静态时序分析与建模-刘峰 - [悬赏 2 信元资产] ...2	songsong001 2021-5-10	11731	dqwuf2020 2 小时前
[求助] 脽有lattice Diamond的License?	ycyang0508 2020-4-9	5685	chaner2010 2 小时前
[资料] Verilog数字VLSI设计教程 PDF+verilog源码 ...2 3 4 5 6..19	megaic 2016-4-22	18832462	ICQQ 4 小时前
[原创] PCIE x4 Gen2 高速数据传输，包括所有源代码，驱动和PC端程序 ...2 3 4 5 6..268	gvi-tech 2015-12-21	2674223787	菜鸟学习fpga 4 小时前
[资料] spyglass培训资料SpyGlass-CDC-Training-Slides ...2 3 4 5 6..17	weijingchuan 2018-8-28	16525601	klacds 4 小时前
[资料] VCS makefile脚本介绍 ...2 3 4 5 6	yy00668 2016-9-10	5610079	mrlong 5 小时前
[资料] AMBA® 3 AHB-Lite 协议中文版 ...2 3 4 5 6..41	尐翟 2020-9-8	40927971	navy11 5 小时前
[统计] 你是用VHDL还是用Verilog HDL？ ...2 3 4 5 6..84	buley 2011-9-8	834150261	Amyha 5 小时前
[求助] 异步FIFO中异步时钟信号概念的理解 New	come_on_sn 4 天前	6108	come_on_sn 5 小时前
[求助] 请问异步FIFO中为什么需要使用格雷码来表示指针呢 ...2 3 4	come_on_sn 2021-10-11	33743	come_on_sn 5 小时前
[求助] verilog代码设计 ...2 New	小花321 5 天前	12219	student2010 5 小时前
[求助] JTAG更新BRAM，axi地址有问题 New	fengbohan1 4 天前	8117	smarthb 6 小时前
[求助] 求科普：RTL级是什么意思	john3851 2012-7-27	88232	溯光12345 7 小时前
[资料] 分享Cadence XCELIUMMAIN_18.03.001 ...2 3 4 5 6..9	504472832 2018-4-16	8625366	jxling401 昨天 22:32
[求助] DC综合的时候 New	IC未入门的小波昨天 16:53	057	IC未入门的小波昨天 16:53
[求助] DC综合的问题 ...2	小望怕水 2013-9-17	103916	拾西昨天 15:53
[调查] 你用cadence工具多还是synopsys工具多？ ...2 3 4 5 6..7	netshell 2018-4-17	6324072	文小文昨天 05:32
[资料] 复旦大学开源芯片设计--H.265/HEVC Encoder IP Core V2.0 ...2 3 4 5 6..7	running13 2020-3-5	659564	lans0625 前天 22:53
[求助] 新手用VCS 遇到这种情况，请前辈指导，说的详细点，不知如何解决！！ ...2	li123770 2016-8-15	111785	2522035636 前天 17:53
[求助] spyglass 读取sdc ，get_pins 报错	dyytx 2017-9-20	41870	swin_chen 前天 14:14
[解决] 我的calibre有license求助！ New	RCuser 3 天前	2107	xbwpc 前天 10:56
FPGA与88E1111千兆以太网实现-软件包（UDP数据实现）	topggmq 2015-1-16	82767	mzwnsd 3 天前
[转贴] QuestaSim2021.1 安装包 ...2 3 4 5 6..24	ianFYB 2021-8-20	2374265	lzhp 3 天前
[转贴] Asynchronous FIFO Verilog Code	PayPal 2020-7-4	4904	lans0625 3 天前
[调查] 集成电路设计是选模拟方向好还是数集或者射频？ ...2 3 4 5 6..17	mos管 2012-5-13	16561372	py0147 3 天前
[原创] Xilinx FPGA的CCLK时钟频率 New	innovation 6 天前	7141	innovation 3 天前
[求助] 有关set_max_delay的疑问，请指教	geff 2021-8-5	2230	jake 3 天前
[求助] io综合出现违例和警告 - [已解决] ...2 3	郑伟 2021-11-23	21281	smarthb 3 天前
[求助] 该学哪门语言？SystemVerilog VS SystemC ...2 3 4 5 6..24	albe2t 2011-11-22	24095756	Merker 3 天前
[求助] 时序setup_skew为什么跟除数的奇偶性有关 New	851018986 5 天前	283	smarthb 3 天前
[原创] Xcelium/Jaspergold License ...2 3 4 5 6..10	dogor1 2019-4-19	9320528	kyamane1234 3 天前
[资料] FPGA深度解析	xiaopangwa 2019-5-14	4846	品博锦取_2021 3 天前
[讨论] 异步复位信号有效和同步释放的时间问题	wenfangsibao 2021-10-14	3253	CmosLgh 3 天前