在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收起/展开 收藏本版 (165) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31076|排名: 17 

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!
公告 公告: 大附件建议上传在云盘,然后分享链接(可以自行设定下载积分) jackzhang 2025-1-14    
全局置顶 隐藏置顶帖 重奖500积分!下载《芯片设计软硬件接口(HSI)描述语言等SoC设计资料》  ...234 jackzhang 4 天前 302244 haidong132 2025-7-15 11:52
全局置顶 隐藏置顶帖 工业电子元器件物料在线查询下载  ...23456 jackzhang 2024-6-3 5039819 xiaoxiao-p 昨天 15:58
全局置顶 隐藏置顶帖 年薪:100万-150万 招聘高级模拟ic设计工程师! 创芯讲堂运营 2025-4-23 86616 morriseaton 前天 18:24
全局置顶 隐藏置顶帖 ISSCC 2008-2025 全集(论坛帖子链接汇总)  ...234 leonhao 2025-2-27 3321431 stormywaters 4 天前
  版块主题   
Yuki_IC2024-12-156394zhh1242025-5-20 21:53
投票 [调查] 你用cadence工具多还是synopsys工具多?  ...23456..10 netshell 2018-4-17 9854807 Lotusy 12 分钟前
[资料] DDR4_JESD79-4 DDR4数据手册中文翻译 attachment xf2016 2025-3-14 9805 jack_20150410 8 小时前
投票 [原创] 数字IC设计(IC前端|FPGA|ASIC)方向可以发sci论文吗? albe2t 2024-6-6 84298 watern 9 小时前
[招聘] 寻找模拟和数字兼职的项目 New ICERS兼职 前天 20:59 2213 ICERS兼职 昨天 17:55
投票 [统计] 应届生毕业工作意愿方向调查 agree  ...2 固执的寻觅 2019-10-13 2018738 逻辑飞雾 昨天 17:44
投票 [讨论] 作为IC设计的你,实际coding的时间占你工作时间的多少?  ...23 Mr.F_zyd 2023-10-18 2315062 184255 昨天 17:41
投票 [求助] 职业规划建议【5G基站 or Modem/ISP】 yooooPai 2025-5-29 2853 Carmelo 昨天 16:22
[求助] Xilinx A7 同一个serdes quad跑两个协议 New msqxl 5 天前 2221 msqxl 昨天 15:08
投票 [讨论] 这样写代码是不是应该叉出去!  ...2 yangqi666 2024-10-6 178197 ldd-1987 昨天 14:15
[资料] Verilog高级数字系统设计技术与实例分析_(美)Kishore Mishra著_北京:电子工业出版社_2018.0... attach_img  ...2 魏凯 2022-9-1 123139 zzp6682 昨天 13:41
投票 [统计] 大家用哪家FPGA公司的产品  ...23456..18 thomas66 2012-4-6 17688938 871370416 昨天 11:31
投票 [调查] 数字IC设计硕士年收入起薪调查,自2020年起~ attach_img  ...23456..8 杰克 2021-7-10 7158247 1326870639 昨天 11:11
[讨论] cocotb 新人帖 卡卡布 2024-9-19 2778 daviehj 昨天 09:29
[资料] 现代处理器设计——超标量处理器基础 中文pdf下载 新人帖 attach_img ewain 2024-2-1 92170 吕归尘 昨天 09:17
[求助] 后防真 fangwang85 2024-6-26 1586 超人不会飞Cc 前天 19:35
[求助] 在sdc中,主时钟声明了异步,生成时钟还需要声明嘛? New EEDong 5 天前 5267 日晨难再 前天 18:40
[讨论] 一个好的设计文档应该达到哪些标准? New 隔壁小吴 前天 11:12 2228 zampple 前天 18:28
[资料] 复旦大学开源芯片设计--H.265/HEVC Encoder IP Core V2.0 attachment  ...23456..10 running13 2020-3-5 9131538 ilmkduse 前天 16:00
投票 [讨论] 数字设计的你们都在用什么编辑器做coding呢 新人帖 attachment  ...234 茶艾 2023-11-22 379083 wenzheng1998 前天 14:20
悬赏 [求助] DC综合时,inout pad端口如何约束? - [悬赏 200 信元资产] Velsuked 2023-5-5 94396 wenidy 前天 14:14
[原创] ip交流  ...23456..30 Beninggg 2023-8-7 29319188 Beninggg 前天 13:44
[求助] 一个位宽超过32bit的信号复位直接给'd0会有问题吗?  ...2 隔壁小吴 2025-7-1 13585 CHN_LJF 前天 09:11
[求助] 请教一个本质的问题,双口ram和fifo为什么可以在多时钟域里安全工作呢? erwang 2025-5-28 4621 robertlee2014 3 天前
[求助] VHDL可以直接定义浮点数或定点小数?verilog不行吧? haxy 2016-3-29 58291 知止233 3 天前
[求助] 关于create_generated_clock中get_pins的疑问 attach_img  ...23 leijing 2018-9-6 2813416 desktop233 3 天前
[求助] 求ARM CMN 700,可购买可交换 WLZY 2024-9-13 1562 mxic2008 3 天前
投票 [求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达  ...23456..18 komatsu001 2016-10-27 180124689 tangryshe 3 天前
[资料] 数字滤波器的MATLAB与FPGA实现Altera/Verilog版 attachment  ...23456..9 jlf521 2018-8-30 8534266 yuanwolf2008 3 天前
悬赏 [求助] DWC_pcie_ctl_dm_reference & databook - [悬赏 100 信元资产] 彼岸之花 2024-3-4 42680 anovickis 3 天前
[求助] pt和tempus 怎么判断两个clock之间是异步还是同步? Bradji 2025-6-25 2276 wenzheng1998 4 天前
投票 [调查] 用阻塞赋值还是非阻塞赋值描述组合逻辑? attach_img kathywh 2020-8-6 74482 adonics1975 4 天前
[求助] DC综合求助! 新人帖 attach_img New 电解质 6 天前 3326 wenzheng1998 4 天前
论坛管理员-12024-11-1817730366fpga_c2025-6-16 11:11
[求助] 跑STA,报了时序违例,但是后端自己报不出来那条路径,哪里出问题了 2441697316 2025-6-18 2373 2441697316 4 天前
投票 [统计] 你是用VHDL还是用Verilog HDL?  ...23456..89 buley 2011-9-8 888229103 dennisi123 4 天前
[转贴] KFX 与 EXSIM 7.0 版本激活 attach_img New pony0 4 天前 0183 pony0 4 天前
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-12 19:21 , Processed in 0.025232 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块