设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收起/展开 收藏本版 (143) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 30382|排名: 7 

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！
新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
公告 公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分） jackzhang 2024-2-27    
全局置顶 隐藏置顶帖 关注MPS公众号，下载电源资料！奖励500信元！ attach_img  ...23456..25 jackzhang 2024-6-24 2415060 筑明 半小时前
全局置顶 隐藏置顶帖 百万元器件搜索大全  ...2 jackzhang 2024-6-3 153969 leonard30 2024-7-12 04:14
全局置顶 隐藏置顶帖 忆阻器、存算一体芯片白皮书、解决方案文案、培训视频 jackzhang 2024-6-18 01284 jackzhang 2024-6-18 18:42
全局置顶 隐藏置顶帖 创芯大讲堂新课上线《DFT 设计与实现》限时75折 attach_img 创芯讲堂运营 2023-11-15 816451 hzmscut 2024-5-24 16:35
  版块主题   
[讨论] 免费EDA工具，免安装，仅限学习目的使用 attachment  ...23456..9 iNostory 2018-10-3 8036239 icouga 5 分钟前
[求助] IC设计到底用systemverilog还是Verilog New rocsman 昨天 22:41 293 苦学僧 1 小时前
[讨论] 假如FPGA的WNS是0.13ns，那么时序约束的时候是不是可以减少0.13ns呢 New scutlee 14 小时前 052 scutlee 14 小时前
悬赏 [求助] 数字模块内部寄存器的最大size - [悬赏 30 信元资产] GloriaMoran 2024-2-22 3530 rocsman 昨天 22:44
[原创] 分享我的h.264 decoder, Verilog源码与工程 attachment digest  ...23456..12 eebinqiu 2017-5-24 11964476 rocsman 昨天 22:42
[求助] 异步复位同步释放的亚稳态问题 attach_img  ...23 Arthurjlin 2020-12-10 216422 rocsman 昨天 22:39
[原创] 最富盛名的补码乘法器——Baugh-Wooley乘法器 新人帖 attach_img yywyz 2020-4-15 33706 wu_bo 昨天 21:52
[求助] 哪位大神能看下这个真值表 新人帖 attach_img New 模拟小小学生 昨天 21:14 077 模拟小小学生 昨天 21:14
[求助] 美光 SPI FLASH仿真模型 attachment  ...23 sss08_leon 2014-7-9 2214530 charles轩 昨天 18:18
[讨论] 芯片boot的流程，先从rom，再到flash New scutlee 5 天前 4193 kl_upc 昨天 17:09
投票 [调查] 数字IC设计硕士年收入起薪调查，自2020年起~ attach_img  ...23456..7 杰克 2021-7-10 6435563 wangchenglong 昨天 17:08
投票 [原创] 数字IC设计，硕士3年（本科4年）经验，月薪  ...2 helloamigos 2024-1-3 116419 rainydate 昨天 16:52
[讨论] 如果是多die FPGA芯片，怎么避免某die拥塞呢？？ New scutlee 昨天 16:47 066 scutlee 昨天 16:47
[讨论] 布局拥塞会不会导致timing violation？？？ New scutlee 昨天 11:04 260 scutlee 昨天 16:15
[讨论] 芯片的POR scutlee 2024-7-15 5365 gccywu 昨天 15:40
[资料] Verilog超详细教程 attachment  ...23456..34 zxopenwgb 2016-9-18 33274236 gccywu 昨天 15:35
[求助] RTL中能写延时”#“吗？ New Wade_ 4 天前 3194 gccywu 昨天 15:34
[讨论] fpga综合打开retiming？ New scutlee 昨天 15:33 039 scutlee 昨天 15:33
[原创] 异步复位同步释放 新人帖 attach_img 羽无芯 2021-1-1 32067 gccywu 昨天 15:33
投票 [统计] 你是用VHDL还是用Verilog HDL？  ...23456..89 buley 2011-9-8 882198525 gccywu 昨天 15:32
[讨论] 参数化设计能生成有优先级的arbiter吗？？ New scutlee 3 天前 7114 harry_hust 昨天 15:32
[讨论] vivado的timing violation New scutlee 昨天 12:05 157 daniil666 昨天 15:31
[求助] 关于PLL的输入时钟与输出时钟相位的关系 attach_img  ...23 gzdy 2014-6-6 2327602 gccywu 昨天 15:29
[求助] IIR滤波器位宽估计 New kl_upc 4 天前 4138 kl_upc 昨天 15:24
投票 [原创] 数字IC设计(IC前端|FPGA|ASIC)方向可以发sci论文吗？ albe2t 2024-6-6 1492 Nouins 昨天 15:23
[讨论] 怎么降低FPGA的net delay？？ New scutlee 昨天 12:33 177 ilmkduse 昨天 15:13
[求助] 买一个sdio的ip要多少钱  ...23 iyaowu 2010-9-14 209144 sme-ic 昨天 11:47
悬赏 [求助] fpga通过ps端写大量数据到pl端 - [悬赏 100 信元资产] New GloriaMoran 3 天前 4135 ilmkduse 昨天 11:38
[讨论] vivado一直在卡在rip up and reroute New scutlee 昨天 10:52 043 scutlee 昨天 10:52
[求助] 异步fifo中读写数据位宽不等 New 时间在走人在变 3 天前 5152 harry_hust 昨天 09:47
[求助] [求助] 求一个vivado 2018.3 的IEEE1735 v2 encryption license 新人帖 New qq6853988 前天 22:46 180 murphy522 昨天 09:37
[求助] 自己用booth算法+华莱士树写乘法器是不是大概率不如dw自带的？ New 薛定谔的青蛙 4 天前 3158 临界 昨天 09:21
[求助] 芬兰的这个技术到底是啥啊，能够用于嵌入式芯片吗？ New orientview 前天 19:43 1202 伪界 昨天 08:48
投票 [调查] FPGA/数字IC从业人员大家更倾向于定居哪个城市  ...234 senasdf 2022-7-19 3716371 小鸟探戈 前天 20:46
[原创] 关于NVIDIA的智能模块NVDLA（深度学习加速器） attachment  ...234 CKlover 2018-3-8 3716993 skysand 前天 18:41
下一页 »
12345678910... 869下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-7-27 16:02 , Processed in 0.013848 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块