EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

收藏本版 (94) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 28846|排名: 15

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 825 / 825 页下一页

返回

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分）	jackzhang 2022-9-27
隐藏置顶帖汽车芯片技术及设计挑战等PPT+视频（下载奖励300信元） ...2 3 4 5 6..11	jackzhang 2022-9-11	10513311	XJTUCKL 4 分钟前
隐藏置顶帖奖励300信元 \| 技术视频：认识Imagination首款实时嵌入式RISC-V CPU RTXM-2200 ...2 3 4 5 6..16	论坛管理员-1 2022-7-14	15336677	坂本晖晖昨天 10:57
隐藏置顶帖电源发展趋势：低静态电流 (IQ)	jackzhang 2022-9-21	01225	jackzhang 3 天前
隐藏置顶帖芯片工程师找工作就上创芯人才网！	jackzhang 2021-5-21	9180581	东方红 2022-9-9 16:51
版块主题
[调查] FPGA/数字IC从业人员大家更倾向于定居哪个城市	senasdf 2022-7-19	82302	ln87213 昨天 21:03
[求助] 请教一下XILINX 官方网站提供的ZYNQ zc702_Schematic 原理图用什么软件打开啊 ...2	chenpenghjh3 2013-7-30	138778	peterlin2010 昨天 20:41
[求助] Verdi 加载fsdb自动loaddesign问题 - [悬赏 10 信元资产] New	张奇 4 天前	3159	张奇昨天 19:29
[调查] 数字IC设计硕士年收入起薪调查，自2020年起~ ...2 3 4 5	杰克 2021-7-10	4617575	吾与曹贼昨天 18:12
[求助] 求助UPF中一个Power Domain的Module下，例化的一个Instance属于另外一个Power Domain的Isolation问题	三岁就十分拽 2022-6-15	3342	LeWan 昨天 17:57
[原创] 个人写的DDR3的工作原理，欢迎大家拍砖！ ...2 3 4 5 6..45	dzplay 2015-5-23	449100822	糊粘丶昨天 16:14
[求助] set_clock_groups 疑问？	歪枣树 2014-12-20	88174	AaronCheng521 昨天 15:41
[统计] 你是用VHDL还是用Verilog HDL？ ...2 3 4 5 6..86	buley 2011-9-8	853166583	ln87213 昨天 14:53
[求助] ASIC设计理论与实践——RTL验证、综合与版图设计 ...2	ali_sun 2022-9-12	10394	ling026 昨天 14:11
[统计] 应届生毕业工作意愿方向调查 ...2	固执的寻觅 2019-10-13	117871	ln87213 昨天 11:45
[求助] eDP 1.4 Spec	huluxing123 2022-1-19	1361	求走昨天 11:23
[统计] 大家用哪家FPGA公司的产品 ...2 3 4 5 6..17	thomas66 2012-4-6	16956728	sgt 昨天 09:19
[求助] PCM/TDM为什么要区分短帧同步和长帧同步？ New	W_chang 前天 20:20	1121	nero007 前天 21:09
[求助] 数字IC设计硕士研究方向课题建议 - [悬赏 1700 信元资产] New	ChrisMa 前天 19:58	0102	ChrisMa 前天 19:58
[求助] 数字IC设计硕士研究方向课题建议 - [悬赏 200 信元资产] New	ChrisMa 前天 19:45	091	ChrisMa 前天 19:45
[原创] cadence画版图时出现pcell eval failed问题 New	Aerith 前天 16:54	181	Aerith 前天 18:28
[原创] merge到底是啥意思？ New	orientview 前天 17:05	1129	adhylin 前天 18:12
[讨论] Verilog层级引用（hierarchical reference）有没有可综合的情况？ New	Topiler 前天 17:48	162	Topiler 前天 17:56
[求助] OTP margin read mode	weijujan 2020-7-22	21783	sasuke_wang 前天 15:19
[资料] The zynq book中文书分享	sph_hj 2020-4-1	7909	abcliuya 前天 14:42
[招聘] 北京，数字设计经理（安全方向），带10人左右，薪资Open可谈 New	谁来帮看一下 6 天前	2202	谁来帮看一下前天 14:05
[求助] 请问电流型灵敏放大器跟电压型灵敏放大器工作原理的具体区别 ...2 3 4	liwenkuill 2014-9-1	314328	xiaojin_guan 前天 12:39
[原创] low power RTL 设计优化 ...2 3 4 5 6..26	yaya126 2017-9-9	251100280	kaokao_ 前天 12:16
[求助] mbist时钟插入 New	Echo-绘梨衣前天 11:17	2105	guiqix 前天 11:44
[讨论] 对于1bit信号,例如复位信号取反，使用 ~ 还是 ! ...2	PayPal 2022-7-22	141374	122013137 前天 10:55
[求助] spyglass 做nlint分析为什么不报位宽不匹配？	janlesion 2022-9-21	4159	janlesion 前天 09:44
[讨论] 讨论一下xilinx vivado使用版本情况，寻找最稳定版本，谢谢大家 ...2 3 4 5	id1563662788 2020-4-9	4224547	MR.vol 前天 09:41
[求助] 该学哪门语言？SystemVerilog VS SystemC ...2 3 4 5 6..25	albe2t 2011-11-22	248110005	ling026 前天 09:29
[原创] xilinx vivado ip解密	Amaple 2022-8-5	3506	fangll 3 天前
[求助] 使用spyglass时报错： ./dotty/scripts/grep: /lib/ld-linux.so.2: bad ELF interpreter New	yuming_ziyi 3 天前	072	yuming_ziyi 3 天前
[原创] 22nm的full mask，要多少钱了？ New	orientview 4 天前	4346	orientview 3 天前
[资料] 数字滤波器的MATLAB与FPGA实现Altera/Verilog版 ...2 3 4 5 6..9	jlf521 2018-8-30	8014811	品博锦取_2021 3 天前
[讨论] SD数据总线上的CRC Status描述在哪里？	Topiler 2022-5-15	2354	Topiler 3 天前
[求助] 关于eMMC的boot和identification mode的一些疑问	wt2110 2022-9-15	7137	tc520 3 天前
[原创] uvm总结	mastosh 2018-1-24	41345	炒鸡屈服者 3 天前