数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30797|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 880 / 880 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分）	jackzhang 2025-1-14
隐藏置顶帖下载奖励300信元！片上网络 (NoC) 互连和末级缓存 IP 如何优化 SoC 设计 ...2 3 4 5 6..15	论坛管理员-1 2024-11-18	14612810	beita 前天 13:46
隐藏置顶帖百万元器件搜索大全 ...2	jackzhang 2024-6-3	1912811	hmz704271750 2024-11-27 18:05
版块主题
	Yuki_IC2024-12-1	4532	Yuki_IC2024-12-2 17:14
[求助] BitCoin工程是指什么？	木木夕MMX 2021-11-15	11779	ILvM 6 小时前
[求助] 方波上出现的回沟，用英语怎么说呢？ New	orientview 昨天 16:23	4224	William_zxh 昨天 20:14
[原创] [原创] USB3.0软核，打破Xilinx 无USB3.0不足限制 ...2	TimChern 2022-6-16	163684	ericchen228 昨天 18:56
[原创] 双端sram的dout输出一直为0 New	jb-icer 前天 09:28	8249	jb-icer 昨天 18:38
[资料] c家数字DDI22.12 ...2 3 4	kk2009 2023-5-26	376267	autumb_leee 昨天 16:17
[原创] CXL 2.0协议 ...2 3 4 5 6..11	麦林炮娘 2020-11-22	10020152	terrylizi 昨天 15:09
[求助] pcie pipe接口位宽转换	iter_1 2020-6-8	83186	lujunfeng111 昨天 15:06
[讨论] 对于1bit信号,例如复位信号取反，使用 ~ 还是 ! ...2 3 4 5	PayPal 2022-7-22	5220840	upsidedown 昨天 14:51
[调查] 平时在工程设计中 Xilinx的FPGA 常用，还是使用 Altera的FPGA 常用？ ...2 3 4 5 6..25	hongbutiao 2012-11-27	249112849	kl_upc 昨天 14:38
[统计] 你是用VHDL还是用Verilog HDL？ ...2 3 4 5 6..89	buley 2011-9-8	885215638	叨叨江湖昨天 14:38
[讨论] 为什么我的系统改一个微小的地方，fpga输出就不稳定， New	hzwit 昨天 09:30	1141	A1985 昨天 14:19
[调查] 数字IC设计硕士年收入起薪调查，自2020年起~ ...2 3 4 5 6..7	杰克 2021-7-10	6549701	无夕之风昨天 10:00
[原创] 数字IC设计(IC前端\|FPGA\|ASIC)方向可以发sci论文吗？	albe2t 2024-6-6	82253	watern 昨天 09:45
[调查] FPGA/数字IC从业人员大家更倾向于定居哪个城市 ...2 3 4 5	senasdf 2022-7-19	4125784	bobo22222111 昨天 09:25
[资料] AXI3 AXI4 protocol巨详细分析，有助于准确理解协议 ...2 3 4 5 6..27	masaka_xlw 2016-9-14	26768298	leoxlshf 前天 18:17
[求助] smic的memory输出Q端一直为x态，然后QP端口一直为z态	SGengiant 2023-10-26	3929	linux1299 前天 17:45
[原创] QUARTUS PRO 24.3 [WIN] ...2	thieulam 2024-12-27	11749	Jade999 前天 17:39
[求助] 求一份完整的40nmll工艺的PDK，需要包含IO，Memory等foundationIP。 - [悬赏 500 信元资产] New	iankim33 前天 16:52	2276	iankim33 前天 16:54
[求助] RTL VS netlist formality constant reg	ali_sun 2024-11-11	2376	ali_sun 前天 16:53
[讨论] 作为IC设计的你，实际coding的时间占你工作时间的多少？ ...2 3	Mr.F_zyd 2023-10-18	2111284	silent_speak 前天 16:29
[统计] 应届生毕业工作意愿方向调查 ...2	固执的寻觅 2019-10-13	2015984	逻辑飞雾前天 15:03
[原创] verdi突然崩溃，求帮助	atlandis 2017-11-17	55992	zhuchao1016 前天 14:09
[资料] 陈新武DFT讲稿.pdf ...2 3 4	tengjiexx 2023-5-6	385135	liguchu 前天 11:09
[资料] EDA资源	tanjunjiang 2019-12-19	83435	yykglv 前天 10:08
[资料] VC Spyglass全套资料,包括vc_static平台 ...2 3	ICer_hao 2024-6-5	202412	idsandx 3 天前
[求助] Synplify_Premier VU19P综合不支持designware吗？ New	jinlove102 3 天前	3199	jinlove102 3 天前
[求助] spyglass进行语法检测时，有何办法将多种参数配置均兼顾到？ New	牛奶咖啡dzd 3 天前	1150	A1985 3 天前
[资料] 全套EDA虚拟机 ...2 3	燕南飞 2019-11-2	229699	yykglv 3 天前
[原创] Verilog高级数字系统设计技术与实例分析 ...2	Emmet_73 2022-10-13	102680	jinlove102 3 天前
[调查] 你用cadence工具多还是synopsys工具多？ ...2 3 4 5 6..10	netshell 2018-4-17	9850490	Lotusy 3 天前
[资料] vim各种版本中文参考手册 New	撒野 5 天前	6424	jinlove102 3 天前
[转贴] 跨时钟域处理--最终详尽版【转载加收藏】 ...2 3 4 5	王钰 2020-12-18	4818683	wangjunzl 3 天前
[原创] vc spyglass	lyoovue 2023-3-8	52108	idsandx 3 天前
[求助] 如何检查工程中的时序逻辑有没有同步复位 New	陆宝毅 3 天前	2142	daodaier 3 天前
[求助] 求一个vivado的IEEE1735 v2 encryption license ...2 3	yangyuf 2017-10-14	2411709	zousi2008 3 天前

12 3 4 5 6 7 8 9 10 ... 880 / 880 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30797|排名: 8

快速发帖

站长推荐 /1