在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!
全局置顶 隐藏置顶帖 创芯大讲堂新课上线《DFT 设计与实现》限时75折 attach_img 创芯讲堂运营 2023-11-15 66222 sutaotao2001 2024-2-17 13:03
全局置顶 隐藏置顶帖 (直播回放)国产技术新突破:晶振级超低相噪微波信号源 attach_img 论坛管理员-1 2024-1-13 63026 eng_moh 2024-2-6 23:10
全局置顶 隐藏置顶帖 共同打造可开源的芯片设计CAD生态(IC开源板块上线!)  ...23 luoshuiqingfeng 2023-2-27 2215971 luoshuiqingfeng 2023-11-20 16:40
  版块主题   
投票 [其它] 你们公司是在几月份提薪? liguchu 2024-1-17 7832 silent_speak 昨天 23:25
[求助] ddr4 write leveling fail New lewis.l.l 昨天 20:33 028 lewis.l.l 昨天 20:33
投票 [调查] FPGA/数字IC从业人员大家更倾向于定居哪个城市  ...234 senasdf 2022-7-19 3312307 binnq 昨天 19:13
投票 [调查] 数字IC设计硕士年收入起薪调查,自2020年起~ attach_img  ...23456..7 杰克 2021-7-10 6431311 wangchenglong 昨天 17:47
[求助] Synopsys DC工艺库的使用 新人帖 New 安大卢小帅 昨天 17:36 038 安大卢小帅 昨天 17:36
投票 [统计] 你是用VHDL还是用Verilog HDL?  ...23456..88 buley 2011-9-8 876188747 sutaotao2001 昨天 17:23
[讨论] 一组信号同时跨时钟或者一组信号连到io pad New scutlee 4 天前 172 janetchin 昨天 16:23
悬赏 [求助] CIC截位问题 - [悬赏 100 信元资产] New ZJU_emi 昨天 15:38 048 ZJU_emi 昨天 15:38
[求助] 关于swd如何访问soc外设寄存器的问题 New sducut 4 天前 386 daxueliujisheng 昨天 11:04
[求助] design compiler如何跑多个corner的综合? Paradicat 2023-9-15 1302 shdxqj2009 昨天 09:49
[资料] New Crack MentorGraphics HDS_2021、Precision 2020、Modelsim 2021、QuestaSim 2021 attachment  ...23456..7 ricvadim 2022-1-31 6210099 唐源 昨天 09:31
[原创] PCIE x4 Gen2 高速数据传输, 包括所有源代码,驱动和PC端程序 attach_img digest agree  ...23456..305 gvi-tech 2015-12-21 3046294580 wwtk2006 昨天 09:24
投票 [讨论] 数字设计的你们都在用什么编辑器做coding呢 新人帖 attachment  ...2 茶艾 2023-11-22 181418 silent_speak 昨天 09:23
投票 [调查] 你用cadence工具多还是synopsys工具多?  ...23456..10 netshell 2018-4-17 9744598 Lotusy 昨天 00:04
投票 [求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达  ...23456..18 komatsu001 2016-10-27 175109215 Trlest 前天 23:51
[资料] 锁相环学习 非常经典的两本书 《锁相环(PLL)电路设计与应用》 《锁相环设计、仿... attachment  ...2345 艾艾小阳 2021-5-12 497651 im.leo 前天 19:05
投票 [调查] 集成电路设计是选模拟方向好 还是数集 或者 射频?  ...23456..17 mos管 2012-5-13 17086623 点灯小能手 前天 16:54
[求助] max_transition New yuanpin318 4 天前 377 yuanpin318 前天 14:50
[求助] design compiler相关问题 attach_img 羽蛇神 2020-9-15 71839 jyyuan 前天 11:06
[求助] 求一份Spyglass CDC rule reference Guide。万分感谢 attach_img  ...2 入迷 2022-8-19 193957 我要去NV數位 前天 11:06
[资料] c家数字DDI22.12 attachment  ...2 kk2009 2023-5-26 192014 bin_bingo 前天 03:49
投票 [讨论] 作为IC设计的你,实际coding的时间占你工作时间的多少?  ...2 Mr.F_zyd 2023-10-18 132440 Kiss_Rose 3 天前
[资料] 时间数字转换器(TDC)相关资料存储 attachment  ...2345 清水潇湘 2016-8-22 4311298 vickyhit 3 天前
[讨论] 一组bus的很多根线一起引到芯片外部,如何保证延时一样呢?? New scutlee 4 天前 198 xuanzhiyilian 4 天前
[讨论] 免费EDA工具,免安装,仅限学习目的使用 attachment  ...23456..8 iNostory 2018-10-3 7832809 执笔待天明 4 天前
[求助] DC逻辑综合时候怎么保留hierarchy,不让工具给flatten了 新人帖 attach_img  ...2 east1203 2019-5-6 105495 HerrXie 4 天前
投票 [求助] 该学哪门语言?SystemVerilog VS SystemC  ...23456..26 albe2t 2011-11-22 255128710 yuanpin318 4 天前
[原创] diamond 破解工具 New tian10 6 天前 1147 xie402050431 4 天前
[求助] sv的一种奇怪例化方法 New xiaogou1233 5 天前 6163 saipolo 4 天前
[求助] set_false_path New fangwang85 5 天前 3133 fangwang85 4 天前
[求助] 求购logicbricks logiVIEW ip New linuxsina 5 天前 0109 linuxsina 5 天前
投票 [原创] 大家过年放假都有几天? liguchu 2024-1-18 4794 murphy522 5 天前
投票 [讨论] 对于1bit信号,例如复位信号取反,使用 ~ 还是 !  ...2345 PayPal 2022-7-22 437397 kilua516 5 天前
[资料] Verilog超详细教程 attachment  ...23456..32 zxopenwgb 2016-9-18 31668016 fageic 5 天前
悬赏 [求助] 数字模块内部寄存器的最大size - [悬赏 30 信元资产] New GloriaMoran 5 天前 1223 chengkunjie 5 天前
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-2-27 01:48 , Processed in 0.019778 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块