你是用VHDL还是用Verilog HDL？

marsfabio · 发表于 2011-10-27 19:45:36

习惯用VERILOG

tzhaody12 · 发表于 2011-10-27 22:54:23

VERILOG 是未来的趋势

pwb1118 · 发表于 2011-10-28 13:14:26

用VHDL

wyqkiss · 发表于 2011-10-28 22:28:08

这个话题多少年之前就一直讨论
看看周围用的，大部分是verilog吧

hqhjj · 发表于 2011-10-29 10:23:46

verilog在国内比较普遍，但是很多内核大多是用VHDL写的
verilog比较好上手，VHDL比较严谨
如果从事IC这行的这两个都必须会

red_hat · 发表于 2011-10-29 19:39:21

verilog

kka · 发表于 2011-10-29 19:47:32

小弟我也是使verilog的...

zhaohua5269 · 发表于 2011-11-1 15:52:28

都用……

YELZ · 发表于 2011-11-2 22:22:00

USE VHDL,STUDYing VE...!

davidearvin · 发表于 2011-11-4 10:58:33

VERILOG好上手

[统计] 你是用VHDL还是用Verilog HDL？