你是用VHDL还是用Verilog HDL？

xiaowant · 发表于 2011-11-18 12:20:15

只用过verilog，没用过VHDL，但是周围的人用verilog的更多，倒是以前的一些设计以前的一些老工程师有的用VHDL

kekeguda · 发表于 2011-11-20 09:47:15

Verilog嘛

mayberain · 发表于 2011-11-20 13:00:22

看来还是verilog的居多～

chengweiquan · 发表于 2011-11-20 18:23:28

verilog

boiiod · 发表于 2011-11-22 09:28:43

verilog HDL！

ericwhw · 发表于 2011-11-22 14:55:58

用VHDL，似乎都觉得Verilog是主流。

buley · 发表于 2011-11-22 15:39:09

回复 47# ericwhw

是啊，这个版里绝大部分都是Verilog，不过我用的是VHDL，握爪！

看来两种都得掌握才行。

syf1088 · 发表于 2011-11-22 18:53:38

回复 1# buley
学校用vhdl，到公司以后就verilog了

clean_water · 发表于 2011-11-23 14:21:21

verilog，公司基本都用这个~~~
vhdl太烦了，语法太臃肿了~~不太适应~~~

孑然儿 · 发表于 2011-11-24 10:37:17

有C基础verilog易上手，学过verilog再看VHDL其实也差不多了，VHDL更加严格些。个人用的是verilog，时常也看些VHDL。

[统计] 你是用VHDL还是用Verilog HDL？