设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (157) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30797|排名: 9 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[资料] MIPI CSI-2 specification v3-0.pdf 2019最新版 attachment  ...23 Hermin 2022-3-9 297063 oushuyun 2025-1-8 23:03
[求助] 求助！请问读rom的cen信号应该怎么设计呢？ shuai_f 2025-1-7 2196 ilmkduse 2025-1-8 18:19
悬赏 [求助] Verdi 遇到 undefined module 问题 - [悬赏 700 信元资产] attachment  ...2 jumpyoung 2024-11-22 201112 ilmkduse 2025-1-8 18:10
[其它] TSMC mpw和full mask 投片资源 zjiankui 2025-1-8 0270 zjiankui 2025-1-8 17:27
[求助] Synplify base/elite/apex区别 新人帖 simux 2025-1-8 1131 simux 2025-1-8 10:45
[求助] MemoryCompiler Lincese识别不到, 输出错误 attach_img mmo 2024-1-24 81612 tt2011 2025-1-7 21:14
[原创] 紫光同创编译软件报错：verilog-4092 Loop limit 2000 exceeded attach_img tian10 2025-1-7 0144 tian10 2025-1-7 17:49
[原创] centos配置synopsys环境，verdi code字号设置 GeneralZhou 2025-1-7 0104 GeneralZhou 2025-1-7 17:01
[求助] Cadence xrun RTL仿真X态问题 zhijun_wang 2024-12-5 1249 dongfangkangzi 2025-1-7 12:00
悬赏 [求助] DFT transition fault - [悬赏 100 信元资产] 兵临城下 2024-8-14 4543 coolbear2021 2025-1-7 09:31
[讨论] hold时间违例怎么测试验证 wozhoubieye 2025-1-2 4305 wozhoubieye 2025-1-7 09:25
[求助] 关于门级网表文件仿真的问题  ...2 tantpis78 2013-5-3 1511513 Min_Johnson 2025-1-6 20:13
悬赏 [讨论] spyglass有没有自定义规则？ - [悬赏 40 信元资产] luoyanghero 2025-1-6 0165 luoyanghero 2025-1-6 19:03
[求助] 求助！cadence的simvision中的波形如何设置成2进制的？ 大容子 2024-3-14 6989 Vinson8888888 2025-1-6 17:05
[求助] 芯片异步复位的问题 EEDong 2024-12-31 8342 数学必考150 2025-1-6 11:13
悬赏 [求助] HDMI显示时钟 新人帖 - [悬赏 10 信元资产] _gamer_ 2025-1-6 0286 _gamer_ 2025-1-6 10:10
[求助] gvim调用emacs，从而使用verilog-mode插件 attachment  ...2 mysoul 2021-4-30 103858 cp1995 2025-1-5 15:10
[调查] verilog编辑器选择 attach_img  ...23 gongjian11 2021-1-10 227375 cp1995 2025-1-5 15:09
[原创] 最全Synopsys DC综合流程教程附DC综合脚本 attach_img  ...23456..10 1581689220 2020-2-26 9526171 wolver 2025-1-5 11:00
[原创] VCS_Lab:Debugging simulation mismatches实验五 attachment dreamer180 2019-9-22 62377 wolver 2025-1-5 06:24
[资料] VCS_LAB attachment  ...2 燕南飞 2019-10-8 145344 wolver 2025-1-5 06:23
[解决] ISE 14.7 无法启动：segmentation fault (code dump) fengbohan1 2022-5-1 22051 fengbohan1 2025-1-4 21:55
悬赏 [求助] 求a9soc baidu云盘资源。学习使用 - [悬赏 200 信元资产] 指点江山 2024-11-7 2575 wolver 2025-1-4 16:31
[求助] simvision 加载模拟信号加载不进来 Blue_IC 2025-1-4 0107 Blue_IC 2025-1-4 12:48
[讨论] DC综合怎么卡住了 scutlee 2025-1-3 0160 scutlee 2025-1-3 21:56
[原创] 数字IC设计流程分享 attach_img ty_xiumud 2022-4-11 83541 winteredelweiss 2025-1-3 20:31
[求助] DCT综合问题求助 吕归尘 2024-11-19 2312 skysand 2025-1-3 17:50
[讨论] pmic中数字遇到告警时，该如何反应？ nomercy 2024-12-18 1234 Anturze 2025-1-3 16:53
[求助] 遵循Formality用户手册中的Tutorial，为什么Analyze无法实现？ attach_img 日晨难再 2025-1-3 1168 日晨难再 2025-1-3 15:25
[求助] 请教，芯片內的并列式EEPROM是one port还是dual port？ yungchan 2024-12-19 6338 yungchan 2025-1-3 12:40
[求助] 请教一个VCS功能仿真时序采样的问题  ...2 xikezn 2014-11-8 108697 casey0327 2025-1-3 11:22
[其它] hls设计分享 attachment  ...2 sybzq 2024-12-3 13710 JCWANGZI 2025-1-3 10:32
[求助] memory compiler 生成的 lib 的 pg_pin 没有 direction 赫鲁小夫 2024-10-9 9569 赫鲁小夫 2025-1-2 16:19
[讨论] ICG在scan中的问题讨论 新人帖 Anturze 2022-8-31 52338 cp1995 2025-1-2 16:13
[原创] 滚动截屏软件 attachment tian10 2025-1-2 0186 tian10 2025-1-2 14:37
下一页 »
12345678910... 880下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-26 14:36 , Processed in 0.016971 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块