EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31133|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 2 345 6 7 8 9 10 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] DDR phy接口协议 ...2 3 4 5 6..7	blackman00000 2017-1-9	6422984	bagshtag 2025-8-13 16:29
[求助] 关于spyglass的格雷码检查的问题	tjz1127 2025-8-8	4340	Challensys 2025-8-13 16:21
[原创] UART毕业设计（含中文论文和verilog源码） ...2	lbzhu 2020-6-26	115723	doing5552 2025-8-13 15:14
[求助] Cortex-M0 cortexm0ds_logic reset	fangyou123 2025-8-8	3369	Y__Y 2025-8-12 20:51
[资料] 《systemverilog assertions and functional coverage》	撒野 2024-12-15	4949	saravanany5k5 2025-8-12 15:59
[求助] DFT综合时dft_drc命令报了S1违例，扫描链被阻塞，但后续ATPG正常，需要管DFT的违例吗	2441697316 2025-8-6	3266	2441697316 2025-8-12 15:07
[求助] 新版本verdi find string框怎么恢复	MirrorL 2024-8-5	2869	1806551899 2025-8-12 14:19
[原创] [原创] USB3.0软核，打破Xilinx 无USB3.0不足限制 ...2 3	TimChern 2022-6-16	286291	james_wen 2025-8-12 12:21
[求助] 关于AD9361的多芯片同步的问题 - [已解决] ...2	TUJzzz 2023-8-1	127623	Andy126 2025-8-12 10:10
[求助] Synplify_Premier VU19P综合不支持designware吗？	jinlove102 2025-1-22	5856	jinlove102 2025-8-11 20:40
[求助] the register clock path is multi-driven ?	macherie 2022-7-29	42409	逐梦帅年 2025-8-11 18:29
[求助] 数字滤波器的架构设计系数设计是数字还是算法负责啊	alex_fd12 2025-8-9	2327	2596784844 2025-8-11 17:18
[资料] Verdi使用教程 ...2 3 4 5 6..8	风起云涌66 2021-3-4	7619907	hot_hu 2025-8-11 15:26
[资料] 跟我一起写makefile ...2 3	survivalmode 2020-12-2	208439	hot_hu 2025-8-11 15:11
[求助] lattice cpld时序约束100M的时候最大能跑到85m,但是约束80M的时候提示最大只能跑74M是	851018986 2025-8-1	1258	loglong 2025-8-11 14:44
[求助] AMBA AHB中Slave出现Error回应时，为什么要两个周期，回到IDLE状态是必要操作吗？	日晨难再 2025-7-14	9805	sme-ic 2025-8-11 09:15
[讨论] 这样写代码是不是应该叉出去！ ...2	yangqi666 2024-10-6	189489	communicator 2025-8-11 09:13
[求助] 关于DFT中指定内部pin为scan mode的问题	EEDong 2025-8-9	1252	蕾兹曼 2025-8-11 08:56
[原创] Mbist在RTL和netlist插入的区别？？？ ...2 3	yepizhou 2010-4-15	2116389	grace-luo 2025-8-10 10:56
[求助] 能从fir的传递函数直接看出是高通还是低通的吗	alex_fd12 2025-8-10	0232	alex_fd12 2025-8-10 10:05
[原创] Understanding the Basics and Beyond of SAR ADC ...2	loongik2010 2025-2-8	191697	qwqwasas1234 2025-8-9 14:12
[求助] 求 SPI口的EEPROM verilog model ...2	seuzhangle 2020-12-15	103799	sunil4u 2025-8-8 19:44
[求助] 异步复位如何穿过没有复位的数据路径？	EEDong 2025-8-4	7372	EEDong 2025-8-8 17:51
[讨论] 大家是怎么判断dc综合哪些是正常优化，哪些是把不该优化的优化掉了？	隔壁小吴 2025-8-8	3252	芯电图 2025-8-8 15:27
[求助] 除频电路时序问题 - [悬赏 100 信元资产]	xueyou9469 2025-3-4	31183	kilua516 2025-8-8 10:05
大家用什么画图工具？ ...2 3 4 5 6	ailone 2008-12-12	5726399	kilua516 2025-8-8 09:53
[求助] 求个文献 Lattice Basis Reduction: An Introduction to the LLL Algorithm and Its Applications - [已解决]	snq31418 2025-8-8	2273	snq31418 2025-8-8 09:40
[原创] RDMA over RoCE V2设计2：设计构思	xidianuser 2025-7-15	3535	xidianuser 2025-8-7 19:20
[求助] [求助]T22 efuse的上电时序控制 - [悬赏 20 信元资产]	sofa_B 2025-8-7	3242	sofa_B 2025-8-7 17:07
[求助] DFT中扫描链的插入而引入的测试端口是自己加上去的还是自动加上去的呢？ ...2 3 4	sages 2012-8-6	3321056	lvfinn 2025-8-7 15:40
[原创] SoC中的IO模块设计 pinpad design in soc ...2 3	sandyhan 2014-3-19	2914504	Lavender888 2025-8-7 09:50
[资料] FPGA笔试题及答案总结 ...2	zxopenwgb 2016-10-18	125435	andersondon 2025-8-6 10:53
[求助] LPDDR5X速率和频比的问题 - [悬赏 10 信元资产]	briantmali 2025-7-14	9545	444903935 2025-8-5 17:16
[求助] formality发现无法match	851018986 2025-8-5	2246	851018986 2025-8-5 16:14
[求助] 请问TSMC的28nm库中DC使用的库文件在哪里呢？	Airlod 2025-6-20	3695	alexssss 2025-8-5 10:20

1 2 345 6 7 8 9 10 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31133|排名: 6

快速发帖

站长推荐 /1