数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30996|排名: 26

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 2 345 6 7 8 9 10 ... 886 / 886 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] Fractional Cell 是什么?会影响pr吗	terryding 2025-5-15	0222	terryding 2025-5-15 03:46
[资料] 数字滤波器设计资料 ...2	wufeng233 2021-5-12	164097	lutherliu 2025-5-14 16:40
[讨论] 大位宽的乘法和除法	scutlee 2025-4-19	7607	forlogic 2025-5-14 16:36
[求助] sdf+netlist 后仿真 IOPATH的反标率低	Roy97 2024-9-7	41524	埃罗log 2025-5-14 15:27
[求助] DC UPF bias 問題	xin5858 2025-5-14	0171	xin5858 2025-5-14 14:36
[讨论] quartus中遇到的时钟约束问题	dylIClearner 2025-5-14	0148	dylIClearner 2025-5-14 00:02
[资料] FPGA VCU118开发板	zlguo 2025-5-12	1364	tinytera 2025-5-13 17:59
[求助] serdes发射机并串转换时钟架构全速和半速的区别，高速DFF，MUX顺序	模拟ic设计小白 2024-12-12	91813	hubffghvvg 2025-5-13 13:17
[求助] extra positional option '_sel13'	zhang113 2020-7-16	24190	200419 2025-5-12 20:27
[讨论] 你们用什么做电路设计呢？	liming_DE 2022-5-6	44405	kl_upc 2025-5-12 18:54
[统计] 你是用VHDL还是用Verilog HDL？ ...2 3 4 5 6..89	buley 2011-9-8	888225297	dennisi123 2025-5-12 15:51
[资料] HBM2 High Bandwidth Memory JESD235C ...2 3	bt6767ak 2024-5-3	263349	ldd-1987 2025-5-12 15:28
[资料] Synplify Pro User Guide 用户手册 2019.03 ...2 3 4 5 6..29	尐翟 2020-9-8	28453222	ieexplorer 2025-5-12 14:48
[求助] DC 中除了report_qor，怎么能看到组合逻辑级数	yimengxiaoyao 2025-5-9	1271	唐三彩骆驼 2025-5-12 08:40
[资料] Hardware Architectures for DNN/CNN ...2 3	windrain4 2020-8-16	216608	Ryggeor 2025-5-11 21:58
[求助] Memory Compiler	小排骨 2025-4-16	1327	zhb9103 2025-5-11 09:03
[原创] NVMe控制器之架构讨论	xidianuser 2025-4-24	2383	xianuser 2025-5-10 22:23
[原创] NVMe控制器之接口模块设计	xianuser 2025-5-10	0274	xianuser 2025-5-10 22:21
coding style资料下载,免费！ ...2 3 4 5	coland 2008-5-17	4714507	ZhengQC 2025-5-9 20:52
[求助] DFT中扫描链的插入而引入的测试端口是自己加上去的还是自动加上去的呢？ ...2 3 4	sages 2012-8-6	3219886	aaker 2025-5-9 17:38
[原创] 求LBIST完整流程	myakk 2024-8-9	2799	wuenj 2025-5-9 15:38
[求助] 求芯原VIP9000 NPU	bloodyqiang 2025-3-7	3770	ZhengQC 2025-5-9 15:03
[原创] soc集成的时候含有vhdl代码文件，vcs编译报错	xike2002 2025-5-8	2270	H40 2025-5-9 07:57
[原创] （瑞萨科技，群马大学)-松浦龙司ADC论文集	Wanye_guo 2019-12-24	72341	igolaps 2025-5-8 17:22
[求助] DC 综合 marco的DB output 端口被优化	yimengxiaoyao 2025-5-7	2278	yimengxiaoyao 2025-5-8 16:54
[调查] 集成电路设计是选模拟方向好还是数集或者射频？ ...2 3 4 5 6..18	mos管 2012-5-13	174100121	daviehj 2025-5-8 10:48
[求助] 关于图像3x3矩阵的图像处理问题	zdh1481 2025-4-18	4423	184255 2025-5-8 10:28
[资料] Verilog超详细教程 ...2 3 4 5 6..35	zxopenwgb 2016-9-18	34586852	lxm001 2025-5-8 09:47
[原创] 芯片内部数字逻辑各模块，组建I2C总线的方式通信？	007无敌 2025-5-5	4394	zsftm 2025-5-8 09:30
[资料] 异步复位同步释放	羽无芯 2022-9-15	12514	zd12345 2025-5-7 17:37
[求助] 关于BRAM无法被综合的问题	iccc_learner 2025-4-9	3450	Anturze 2025-5-7 16:48
[资料] CICC2024下载连接 ...2	mininote2133 2024-5-23	172305	gfangclara 2025-5-7 11:11
[求助] Xcelium has problem to generate fsdb file - [悬赏 100 信元资产]	yllinf 2021-7-6	97803	tengjiexx 2025-5-7 09:46
[招聘] 视频IP设计 isp设计--大公司	TTya 2025-5-7	0202	TTya 2025-5-7 09:25
[讨论] 高速设计里面的异步FIFO低延时问题	robertlee2014 2025-4-14	3424	robertlee2014 2025-5-6 18:25

1 2 345 6 7 8 9 10 ... 886 / 886 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30996|排名: 26

快速发帖

浏览过的版块

站长推荐 /1