EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31111|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 2 345 6 7 8 9 10 ... 889 / 889 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 在sdc中，主时钟声明了异步，生成时钟还需要声明嘛？	EEDong 2025-7-7	9537	shandidongren 2025-7-21 18:51
[求助] Synplify_Premier VU19P综合不支持designware吗？	jinlove102 2025-1-22	4711	MEngDu 2025-7-21 17:47
[求助] synplify综合问题：module name 被定义成一个宏，工具报 undefined module	npu_wj 2025-7-19	1389	wenzheng1998 2025-7-21 17:46
[求助] 部分input无时序报告，请问是什么原因？	li8664228 2025-6-25	2482	li8664228 2025-7-21 16:22
[求助] faltten SDC对于前端来说怎么获得呢？ ...2	Bradji 2022-6-19	134233	mongolue 2025-7-20 10:01
[求助] 【求助】扫描链中ScanEnable、ScanDataIn、ScanDataOut如何复用其他信号？	13129969857 2019-10-8	42962	L_2023 2025-7-19 18:17
[求助] DC和PT中的时序约束是同一个吗？ ...2	flyingsheep 2013-3-25	1917488	L_2023 2025-7-19 17:39
[原创] spyglass脚本命令 ...2 3 4 5 6..16	夏尔 2019-12-7	15147899	L_2023 2025-7-19 10:32
[原创] 数字典型电路知识结构地图，请大家参考，也希望积极补充！精华3 ...2 3 4 5 6..30	rosshardware 2018-9-4	298140843	communicator 2025-7-19 10:23
[原创] 一站式芯片设计服务及主流晶圆厂流片代理服务+13862124271 ...2	plaza007 2024-4-19	111044	plaza007 2025-7-19 09:29
[资料] VC Spyglass全套资料,包括vc_static平台 ...2 3 4	ICer_hao 2024-6-5	356107	徐小葱 2025-7-18 22:41
[原创] 个人写的DDR3的工作原理，欢迎大家拍砖！精华1 ...2 3 4 5 6..47	dzplay 2015-5-23	466150422	Jimoas 2025-7-18 18:34
[原创] VCS和NCVerilog的仿真脚本 ...2	jefrrey 2021-4-4	156342	communicator 2025-7-18 15:57
[求助] DC综合求助！	电解质 2025-7-6	5530	communicator 2025-7-18 15:48
[求助] 恕我愚笨，确实没琢磨明白DC里的DRC约束为什么要那么设置。 - [已解决] ...2	北风1号 2022-6-29	189095	communicator 2025-7-18 15:44
[原创] 急寻：有0.18 工艺平台上的efuse IP开发，有PDK经验者	yqylyg 2025-7-18	0339	yqylyg 2025-7-18 15:36
[求助] pt和tempus 怎么判断两个clock之间是异步还是同步？	Bradji 2025-6-25	6496	Bradji 2025-7-18 14:03
[资料] AMBA-AXI、AHB、APB协议简介0919.pdf ...2	tengjiexx 2023-5-6	122770	潛龍勿用 2025-7-18 09:38
[求助] 在ubuntu2024.04 上，使用XILINX vivado 2025.1 综合时出现窗口没响应	大龄青年 2025-6-28	3451	issvlsipd 2025-7-17 21:40
[求助] elf生成bit	110500623 2012-1-9	44576	xiaoweiniu 2025-7-17 19:48
[资料] c家数字DDI22.12 ...2 3 4	kk2009 2023-5-26	389020	Dirichlets 2025-7-17 15:30
[求助] 求助对华大九天Xtime软件有经验的大佬	xkzxcv123 2024-2-19	51368	communicator 2025-7-17 15:20
[求助] Spyglass power功耗分析怎么吃fsdb文件 ...2	ty_xiumud 2024-6-13	122520	young11 2025-7-17 14:58
[原创] PCIe每日一问	飞飞学飞 2025-5-12	91115	chinest2010 2025-7-17 14:44
[求助] Vivado在实现阶段怎么才能保证模块逻辑在布局布线前资源不被优化 ...2	zhangwei0814 2014-10-8	1315977	ilmkduse 2025-7-16 09:42
[求助] dac静态测试代码求助（类似trim code的D2B）	Boris_Ryzhy_zzz 2025-7-15	1303	Boris_Ryzhy_zzz 2025-7-15 17:19
[原创] RDMA over RoCE V2 设计1：为什么还要设计？	xidianuser 2025-7-15	1238	zhangshiwei 2025-7-15 10:13
[原创] NVMe高速传输之摆脱XDMA设计12：系统初始化	xidianuser 2025-7-4	2318	xidianuser 2025-7-15 10:06
[原创] Cadence Xcelium18.03 在 Centos7 系统安装流程	目光所至是远方 2022-12-28	66939	wojffvgkb 2025-7-15 10:03
[求助] OCC	YIGANDAHEIQIANG 2024-7-27	41285	蕾兹曼 2025-7-14 14:57
[求助] [help] SDR、DDR 互转底层代码	alvinfan 2025-7-13	1253	laojun001 2025-7-14 09:47
[求助] 请教vc_spyglass中关于异步时钟的cdc_path的问题 - [悬赏 200 信元资产]	goaheadxxt 2025-4-9	6914	homerican 2025-7-13 16:37
[求助] sdf+netlist 后仿真 IOPATH的反标率低	Roy97 2024-9-7	61973	jchhg 2025-7-13 15:25
[求助] 求问关于Vivado 2024.2 中HBM IP 的测试和使用	xxrrnn 2025-7-13	0357	xxrrnn 2025-7-13 01:15
[求助] 请教一个本质的问题，双口ram和fifo为什么可以在多时钟域里安全工作呢？	erwang 2025-5-28	5749	xivisi 2025-7-12 22:19

1 2 345 6 7 8 9 10 ... 889 / 889 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31111|排名: 12

快速发帖

浏览过的版块

站长推荐 /1