在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[资料] 数字滤波器设计资料 attachment  ...2 wufeng233 2021-5-12 164273 lutherliu 2025-5-14 16:40
[讨论] 大位宽的乘法和除法 scutlee 2025-4-19 7704 forlogic 2025-5-14 16:36
[求助] DC UPF bias 問題 新人帖 xin5858 2025-5-14 0225 xin5858 2025-5-14 14:36
[讨论] quartus中遇到的时钟约束问题 dylIClearner 2025-5-14 0206 dylIClearner 2025-5-14 00:02
[资料] FPGA VCU118开发板 attach_img zlguo 2025-5-12 1456 tinytera 2025-5-13 17:59
[求助] serdes发射机并串转换时钟架构全速和半速的区别,高速DFF,MUX顺序 attachment 模拟ic设计小白 2024-12-12 91959 hubffghvvg 2025-5-13 13:17
[求助] extra positional option '_sel13' zhang113 2020-7-16 24256 200419 2025-5-12 20:27
投票 [讨论] 你们用什么做电路设计呢? 新人帖 liming_DE 2022-5-6 44501 kl_upc 2025-5-12 18:54
[资料] HBM2 High Bandwidth Memory JESD235C 新人帖 attachment  ...23 bt6767ak 2024-5-3 263588 ldd-1987 2025-5-12 15:28
[求助] DC 中除了report_qor,怎么能看到组合逻辑级数 yimengxiaoyao 2025-5-9 1329 唐三彩骆驼 2025-5-12 08:40
[资料] Hardware Architectures for DNN/CNN attachment  ...23 windrain4 2020-8-16 216806 Ryggeor 2025-5-11 21:58
[求助] Memory Compiler 小排骨 2025-4-16 1379 zhb9103 2025-5-11 09:03
[原创] NVMe控制器之架构讨论 attach_img xidianuser 2025-4-24 2440 xianuser 2025-5-10 22:23
[原创] NVMe控制器之接口模块设计 attach_img xianuser 2025-5-10 0332 xianuser 2025-5-10 22:21
coding style资料下载,免费! attachment  ...2345 coland 2008-5-17 4714827 ZhengQC 2025-5-9 20:52
[求助] DFT中扫描链的插入而引入的测试端口是自己加上去的还是自动加上去的呢? attach_img  ...234 sages 2012-8-6 3220165 aaker 2025-5-9 17:38
[原创] 求LBIST完整流程 新人帖 myakk 2024-8-9 2859 wuenj 2025-5-9 15:38
[求助] 求芯原VIP9000 NPU 新人帖 bloodyqiang 2025-3-7 3892 ZhengQC 2025-5-9 15:03
[原创] soc集成的时候含有vhdl代码文件,vcs编译报错 xike2002 2025-5-8 2315 H40 2025-5-9 07:57
[原创] (瑞萨科技,群马大学)-松浦龙司ADC论文集 attach_img Wanye_guo 2019-12-24 72445 igolaps 2025-5-8 17:22
[求助] DC 综合 marco的DB output 端口被优化 yimengxiaoyao 2025-5-7 2334 yimengxiaoyao 2025-5-8 16:54
投票 [调查] 集成电路设计是选模拟方向好 还是数集 或者 射频?  ...23456..18 mos管 2012-5-13 174101433 daviehj 2025-5-8 10:48
[求助] 关于图像3x3矩阵的图像处理问题 zdh1481 2025-4-18 4489 184255 2025-5-8 10:28
[资料] Verilog超详细教程 attachment  ...23456..35 zxopenwgb 2016-9-18 34588690 lxm001 2025-5-8 09:47
[原创] 芯片内部数字逻辑各模块,组建I2C总线的方式通信? 007无敌 2025-5-5 4467 zsftm 2025-5-8 09:30
[资料] 异步复位同步释放 attach_img 羽无芯 2022-9-15 12611 zd12345 2025-5-7 17:37
[求助] 关于BRAM无法被综合的问题 新人帖 iccc_learner 2025-4-9 3494 Anturze 2025-5-7 16:48
[资料] CICC2024下载连接 attachment  ...2 mininote2133 2024-5-23 172459 gfangclara 2025-5-7 11:11
悬赏 [求助] Xcelium has problem to generate fsdb file 新人帖 - [悬赏 100 信元资产] yllinf 2021-7-6 98012 tengjiexx 2025-5-7 09:46
[招聘] 视频IP设计 isp设计--大公司 TTya 2025-5-7 0257 TTya 2025-5-7 09:25
[讨论] 高速设计里面的异步FIFO低延时问题 robertlee2014 2025-4-14 3504 robertlee2014 2025-5-6 18:25
[求助] LVS报错 梁思渊 2025-5-5 3343 Patrick0809 2025-5-6 14:03
[求助] dc逻辑综合过程中,先做upf还是dft scan 新人帖 chengjjsihan 2025-5-3 1461 kk2009 2025-5-6 04:51
[求助] 请问大佬 RISCV 原子指令如何实现? 追乐人66 2025-5-5 0308 追乐人66 2025-5-5 18:30
[资料] AMBA_3_AHB-Lite协议中文版 attachment  ...234 chnlw111 2018-3-11 3615397 finley3065 2025-5-5 16:21
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-26 15:02 , Processed in 0.028303 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块