数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 30907|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 7 8 9 101112 13 14 15 ... 884 / 884 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 求助！cadence的simvision中的波形如何设置成2进制的？	大容子 2024-3-14	61216	Vinson8888888 2025-1-6 17:05
[求助] 芯片异步复位的问题	EEDong 2024-12-31	8514	数学必考150 2025-1-6 11:13
[求助] HDMI显示时钟 - [悬赏 10 信元资产]	_gamer_ 2025-1-6	0475	_gamer_ 2025-1-6 10:10
[求助] gvim调用emacs，从而使用verilog-mode插件 ...2	mysoul 2021-4-30	104084	cp1995 2025-1-5 15:10
[调查] verilog编辑器选择 ...2 3	gongjian11 2021-1-10	227851	cp1995 2025-1-5 15:09
[原创] VCS_Lab:Debugging simulation mismatches实验五	dreamer180 2019-9-22	62582	wolver 2025-1-5 06:24
[解决] ISE 14.7 无法启动：segmentation fault (code dump)	fengbohan1 2022-5-1	22312	fengbohan1 2025-1-4 21:55
[求助] 求a9soc baidu云盘资源。学习使用 - [悬赏 200 信元资产]	指点江山 2024-11-7	2723	wolver 2025-1-4 16:31
[求助] simvision 加载模拟信号加载不进来	Blue_IC 2025-1-4	0246	Blue_IC 2025-1-4 12:48
[讨论] DC综合怎么卡住了	scutlee 2025-1-3	0286	scutlee 2025-1-3 21:56
[原创] 数字IC设计流程分享	ty_xiumud 2022-4-11	83838	winteredelweiss 2025-1-3 20:31
[求助] DCT综合问题求助	吕归尘 2024-11-19	2437	skysand 2025-1-3 17:50
[讨论] pmic中数字遇到告警时，该如何反应？	nomercy 2024-12-18	1393	Anturze 2025-1-3 16:53
[求助] 遵循Formality用户手册中的Tutorial，为什么Analyze无法实现？	日晨难再 2025-1-3	1273	日晨难再 2025-1-3 15:25
[求助] 请教，芯片內的并列式EEPROM是one port还是dual port？	yungchan 2024-12-19	6500	yungchan 2025-1-3 12:40
[求助] 请教一个VCS功能仿真时序采样的问题 ...2	xikezn 2014-11-8	109338	casey0327 2025-1-3 11:22
[其它] hls设计分享 ...2	sybzq 2024-12-3	13911	JCWANGZI 2025-1-3 10:32
[求助] memory compiler 生成的 lib 的 pg_pin 没有 direction	赫鲁小夫 2024-10-9	9763	赫鲁小夫 2025-1-2 16:19
[讨论] ICG在scan中的问题讨论	Anturze 2022-8-31	52571	cp1995 2025-1-2 16:13
[原创] 滚动截屏软件	tian10 2025-1-2	0303	tian10 2025-1-2 14:37
[资料] axi4_stream协议（附中文spec） ...2 3	yaoys0818 2021-6-28	299962	yang0694 2025-1-2 14:19
[求助] 为什么最简单的分频器，也需要一个reset信号?	orientview 2025-1-1	4466	mumei0926 2025-1-1 22:31
[原创] 用Malogic FPGA Board 上的Cy7c68000实现了USB to UART（全速）	dodoee 2023-10-6	31376	dodoee 2025-1-1 16:33
[求助] 数字IC前端设计	山水有相逢 2024-12-3	5759	青枣同学 2025-1-1 16:28
[求助] 请问vcs看波形的dve背景颜色可以改么?	ldy777 2022-9-13	22285	青枣同学 2025-1-1 16:25
[求助] verilog-mode使用时parameter无法替换	mysoul 2021-5-6	52379	青枣同学 2025-1-1 16:22
[求助] 哪里有Genus的flow脚本？	Outerman2000 2023-1-12	11299	cxlisme 2024-12-31 18:01
[求助] 综合设置condition的问题	2441697316 2024-12-30	2342	FGX 2024-12-31 17:25
[求助] 请教低功耗设计中隔离单元的问题	霍无醉 2024-12-31	5351	wxd_rf_zhikun 2024-12-31 17:17
[求助] formality验证中SVF读入 ...2	hzdzkjly 2013-9-26	1516381	CZB的筱 2024-12-31 16:26
[求助] Emacs verilog AUTOINST & parameter问题	sukong123 2016-1-6	23282	cp1995 2024-12-31 15:23
[求助] PCIE DMA原理 - [悬赏 100 信元资产]	buzhou2006 2020-4-7	86138	henry101422 2024-12-31 11:38
[求助] FPGA验证（pipe）pcie	lujigua 2014-10-16	62779	henry101422 2024-12-31 11:25
[求助] 在verilog task 中加入延时输出后波形错误	sktwo 2024-11-20	2333	Patrick0809 2024-12-31 11:19
[资料] Verilog超详细教程 ...2 3 4 5 6..34	zxopenwgb 2016-9-18	33982991	JCWANGZI 2024-12-31 08:03

1 ... 7 8 9 101112 13 14 15 ... 884 / 884 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 30907|排名: 13

快速发帖

浏览过的版块

站长推荐 /2