在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[讨论] spyglass这么卡住了 scutlee 2024-8-6 2800 stonechao 2025-5-18 17:13
[求助] 求一个eflash的仿真模型 icxinren 2021-9-29 73169 madcodebird 2025-5-18 16:37
[求助] 各位大神小弟破解VCS后,执行dve依然报license的错。望各位大神帮忙分析下 Ramsey 2019-5-15 54303 swxu 2025-5-18 13:43
[原创] nvme 开发基础PCIe下 xianuser 2025-5-18 0549 xianuser 2025-5-18 11:51
[原创] NVMe协议之AXI总线 xianuser 2025-5-17 1455 xianuser 2025-5-17 15:00
[原创] nvme 开发基础PCIe上 xianuser 2025-5-17 1462 xianuser 2025-5-17 14:59
[求助] PrimePower中运行read_verilog命令时,报错Command ' read_verilog' is disabled 新人帖 rain3 2024-6-7 41024 tracy6969 2025-5-17 12:22
[求助] 什么是温度计码【已解决】  ...2 wlyj000 2012-3-17 1224534 penghe666 2025-5-17 10:05
[资料] Verilog代码,包含IIC,VGA,sram,smi接口等  ...23456..24 qjx10999 2016-8-25 23567347 ELDO 2025-5-17 09:47
[求助] Formality 验证 standcell 电源地出现undriven 教父 2017-5-24 44850 九九一十八 2025-5-16 18:36
[讨论] 三态门可以这么写吗 scutlee 2025-4-15 2515 Patrick0809 2025-5-16 13:57
[原创] NVMe协议分析之指令提交与完成机制 xianuser 2025-5-15 0344 xianuser 2025-5-15 23:52
[资料] AMBA总线协议汇总 新人帖 fengzhiyong123 2021-9-15 22517 ic886 2025-5-15 18:35
[讨论] 对于1bit信号,例如复位信号取反,使用 ~ 还是 !  ...23456 PayPal 2022-7-22 5525954 gjgtaylor 2025-5-15 16:43
最近小作:Verilog版的dpll  ...23456..7 guanfree 2003-9-1 6734061 yjfzzz 2025-5-15 14:59
[资料] 【2016-Apr/May】Military Embedded systems  ...2 子幽墨雨 2016-6-20 167502 keenboyee 2025-5-15 11:54
[原创] Verilog基本电路设计之一(单bit跨时钟域同步) 精华3  ...23456..14 杰克淡定 2016-6-15 131105422 Ali0617 2025-5-15 11:05
[求助] 成都芯原GPU设计岗 VS 深圳汇顶数字验证岗  ...23 红枫 2016-10-11 2922566 IcerVictor 2025-5-15 10:51
[原创] PCIE 软核,打破Xilinx 硬PCIE不足限制  ...2 quenii 2022-5-9 156128 samoozhou 2025-5-15 10:32
[求助] Fractional Cell 是什么?会影响pr吗 新人帖 terryding 2025-5-15 0342 terryding 2025-5-15 03:46
[资料] 数字滤波器设计资料  ...2 wufeng233 2021-5-12 164540 lutherliu 2025-5-14 16:40
[讨论] 大位宽的乘法和除法 scutlee 2025-4-19 7819 forlogic 2025-5-14 16:36
[求助] DC UPF bias 問題 新人帖 xin5858 2025-5-14 0305 xin5858 2025-5-14 14:36
[讨论] quartus中遇到的时钟约束问题 dylIClearner 2025-5-14 0268 dylIClearner 2025-5-14 00:02
[资料] FPGA VCU118开发板 zlguo 2025-5-12 1635 tinytera 2025-5-13 17:59
[求助] serdes发射机并串转换时钟架构全速和半速的区别,高速DFF,MUX顺序 模拟ic设计小白 2024-12-12 92194 hubffghvvg 2025-5-13 13:17
[求助] extra positional option '_sel13' zhang113 2020-7-16 24359 200419 2025-5-12 20:27
[讨论] 你们用什么做电路设计呢? 新人帖 liming_DE 2022-5-6 44711 kl_upc 2025-5-12 18:54
[资料] HBM2 High Bandwidth Memory JESD235C 新人帖  ...23 bt6767ak 2024-5-3 263876 ldd-1987 2025-5-12 15:28
[求助] DC 中除了report_qor,怎么能看到组合逻辑级数 yimengxiaoyao 2025-5-9 1437 唐三彩骆驼 2025-5-12 08:40
[资料] Hardware Architectures for DNN/CNN  ...23 windrain4 2020-8-16 217112 Ryggeor 2025-5-11 21:58
[求助] Memory Compiler 小排骨 2025-4-16 1476 zhb9103 2025-5-11 09:03
[原创] NVMe控制器之架构讨论 xidianuser 2025-4-24 2549 xianuser 2025-5-10 22:23
[原创] NVMe控制器之接口模块设计 xianuser 2025-5-10 0423 xianuser 2025-5-10 22:21
coding style资料下载,免费!  ...2345 coland 2008-5-17 4715427 ZhengQC 2025-5-9 20:52
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-13 05:56 , Processed in 0.016634 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块