设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (157) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30797|排名: 7 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 数字IC DC综合是指做什么的  ...2 DanteZou 2022-8-18 102756 mumu_lc 2024-11-4 10:26
[原创] 8051 MCU IP 授权费用  ...2 007无敌 2024-11-1 10919 曦玄 2024-11-3 15:24
[讨论] 参数的运算 scutlee 2024-11-1 2333 liuguangxi 2024-11-3 13:06
[活动] 【更新，参加7月期】基于Xilinx Spartan-3E的真随机数发生器的设计 attach_img digest  ...2345 huiyuanai3 2012-6-25 4322249 ying3102008 2024-11-3 09:11
[资料] or1200 CPU开源代码及quartus II工程 attachment Jerry张 2017-10-12 62636 davie_huang 2024-11-2 21:01
[资料] FPGA入门资料 attachment John8023 2016-9-24 33514 RSTZYP 2024-11-2 15:14
[讨论] 2024年半导体行业薪酬报告分享 attach_img 芯电图 2024-11-2 0487 芯电图 2024-11-2 12:03
[原创] 推荐！！FPGA定位问题系列视频教程详解 xuehua_12 2017-6-12 11850 fengkai9726 2024-11-1 16:50
[求助] spyglass power 相关疑问 attach_img cyannn 2024-11-1 0288 cyannn 2024-11-1 13:39
[求助] 综合相关的一个问题 attach_img lurenjie123 2024-10-31 6484 liuguangxi 2024-11-1 10:21
[求助] 求IEEE paper attachment kk2009 2024-2-7 81073 Nouins 2024-11-1 09:37
[求助] 求paper attachment kk2009 2024-3-12 41032 igolaps 2024-10-31 17:09
[求助] 实现根据掩码选择数据输出 nullptr 2024-10-29 3503 robertlee2014 2024-10-31 16:36
[讨论] 250个250bit的数相加 attach_img scutlee 2024-10-28 5556 robertlee2014 2024-10-31 16:24
[求助] fork join语法问题 attach_img nullptr 2024-10-27 5680 nullptr 2024-10-31 16:20
[求助] 关于双边沿采样的constraint 问题 tyronechyi 2024-10-25 6657 ljianlin 2024-10-31 16:08
[讨论] required transition违例 scutlee 2024-10-31 3377 hzhou 2024-10-31 15:33
[讨论] 1GHz 1ns能完成两个250bit数的相加吗 scutlee 2024-10-28 8665 liuguangxi 2024-10-31 09:17
[求助] AMBA AHB-Lite中解码器的实现是纯组合逻辑吗？ attach_img 日晨难再 2024-10-30 1372 2ki 2024-10-31 08:46
[求助] DFTC串chain疑问 jinfeier 2024-10-30 0323 jinfeier 2024-10-30 17:17
[求助] spf中一些参数的含义什么意思 jinfeier 2024-10-29 2544 jinfeier 2024-10-30 17:13
[求助] 既然有designware，为何要自己设计乘法器  ...2 hazzm02 2014-4-22 1611890 scutlee 2024-10-30 15:24
悬赏 [求助] ARP一个字节被接收为两个且顺序相反 新人帖 - [悬赏 50 信元资产] The-Maxwell 2024-10-30 0327 The-Maxwell 2024-10-30 14:48
[求助] vcs后仿真中怎么快速找出网表中的跨时钟域的第一级器件屏蔽  ...2 easonjake333 2024-10-29 10649 easonjake333 2024-10-30 14:15
[求助] 关于group_path cyannn 2024-10-30 0278 cyannn 2024-10-30 13:41
[求助] 什么时候会用到set_isolate_ports cyannn 2024-10-30 0278 cyannn 2024-10-30 11:39
[求助] Linux下gcc编译不出MLA指令 2441697316 2024-10-30 0405 2441697316 2024-10-30 11:04
[求助] 为啥我在quartus和modelsim联仿时，中间变量的波形显示不出来，该怎么解决？ attach_img Sweetlov3 2024-10-29 1706 Sweetlov3 2024-10-30 10:36
[求助] 请教，为什么DC综合后的时序报告会有这么多的warning，应该怎么改脚本，谢谢  ...2 tbag12345 2010-9-3 139123 心海的一滴泪 2024-10-29 22:07
[求助] synopsys vcs 2018 仿真xiilinx原语mult_macro时序不对问题 weizhl08 2022-2-28 21775 ic886 2024-10-29 20:35
悬赏 [求助] 有个跨时钟域的verilog问题，求助 - [悬赏 20 信元资产] weizhl08 2024-10-29 0493 weizhl08 2024-10-29 17:54
悬赏 [求助] 哪位可以提供eDP1.4的标准文档吗？ - [悬赏 1000 信元资产] attachment  ...2 snq31418 2020-1-9 187475 qwertyu518518 2024-10-29 09:35
[资料] Verilog中if,case语句造成锁存器的情况及assign语法优势 attach_img 羽无芯 2021-2-1 44851 upsidedown 2024-10-28 10:34
[讨论] 为什么各类芯片里的可寻址寄存器的数据位宽一般设计为8、16、32？ libo123 2024-10-26 2509 upsidedown 2024-10-28 10:32
[招聘] 某研究院-上海闵行 15821990611 2024-9-5 11368 xiaoan109 2024-10-27 15:04
下一页 »
1 ...91011121314151617... 880下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-27 12:21 , Processed in 0.018384 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块