EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31180|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 9 10 11 121314 15 16 17 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] vcs仿真遇到的问题	atlandis 2015-12-4	44042	进击的阿姆 2025-6-19 10:28
[求助] DVE打不开	nullptr 2023-6-15	52739	jokeshe 2025-6-19 01:03
[原创] 《IEEE 1588v2.1-2019》 ...2	艾艾小阳 2021-9-28	115413	clslhy 2025-6-18 16:59
[原创] RDMA简介6之RoCE V2 连接管理	xidianuser 2025-6-13	1619	xidianuser 2025-6-18 11:45
[原创] sdfAnnotateInfo反标报告INTERCONNECT无法统计	dingdang0101 2025-6-16	1493	dingdang0101 2025-6-18 11:27
[求助] spyglass读取RTL代码时，对于设计中designware加密的iip如何处理？ ...2	CunjieSong 2020-10-27	1611265	shingang2001 2025-6-18 09:37
[其它] chisel的一些资料 ...2 3	quanqiutong 2020-1-4	2614178	ldd-1987 2025-6-18 09:21
[求助] tsmc N65库里面的crtmom的license key怎么查看？	调皮捣蛋 2023-2-25	83514	shuangwen 2025-6-17 22:35
[求助] .cshrc文件是干嘛的？ ...2 3	朱鹮2011 2015-8-3	2429376	naninina 2025-6-17 16:34
[求助] dc使用求助 ...2	shiluo9 2025-6-6	121178	shiluo9 2025-6-17 16:00
[求助] XA+VCS addr4仿真出现“Module or design unit `addr4' specified in ..."ERROR	zh17863817115 2024-7-2	21232	wx1999622 2025-6-17 11:18
[资料] Verilog数字VLSI设计教程 PDF+verilog源码 ...2 3 4 5 6..23	megaic 2016-4-22	22973722	skyzz80 2025-6-17 09:36
[原创] 高速数字设计	nuerhachidetian 2019-9-10	42715	tu_yjq123 2025-6-17 07:03
[原创] cadence vipcat	里里欧欧 2025-6-16	0752	里里欧欧 2025-6-16 17:18
[求助] 请教vc spyglass中将时钟接0的SETUP_CLOCK_CONSTANT错误该如何添加约束	rickchueng 2025-6-12	1560	csr605 2025-6-16 15:19
[转贴] New MentorKG EFA 13.6.15 - 2019, 2012, 2010, 2009, 2008 - Install all the Mentor products you need ...2 3 4 5 6..7	ricvadim 2020-3-8	6523052	carl_andrew 2025-6-15 15:22
[求助] 有偿求tsmc 5nm pdk的design compiler， icc配置	siriux 2024-10-7	41236	darkcorvus01 2025-6-14 21:31
[求助] DC 脚本检查方法 ...2	sukong123 2015-8-18	107922	Challensys 2025-6-14 11:24
[求助] 请问如何保证数模接口时许的正确性 ...2	flyskyseu 2024-12-27	142350	welco 2025-6-13 22:06
[求助] 有人用过Synopsys Embedit Integrator吗？ ...2 3	i_g 2020-7-2	2011715	naninina 2025-6-13 18:50
[求助] dc综合时，怎么设置才能不用synopsys自带的designware库	851018986 2025-6-12	7836	851018986 2025-6-13 17:38
[求助] 帮下载一个candence视频 ...2	cowant 2025-6-11	171053	cowant 2025-6-13 15:11
[资料] DDR 里on the fly的一些解释	xf2016 2025-6-13	2707	xf2016 2025-6-13 14:48
[求助] 帮忙下载几篇IEEE的paper	kk2009 2025-6-12	2548	kk2009 2025-6-12 17:28
[求助] vc formal cc check求助 - [悬赏 100 信元资产]	ypyp 2025-4-8	1738	ypyp 2025-6-12 10:28
[求助] 问下关于formality的问题~~关于verify过程 ...2 3	lingqi0077 2010-10-14	2214654	Jason_Odysseus 2025-6-10 19:21
[求助] 深度讨论—tessent工具做ATPG以后进行后仿，定义的时钟始终为Z态，请教各位坛友如何解决	IC菜鸟无敌 2020-8-21	86662	badegg3 2025-6-10 16:33
[求助] 请教S家的D-PHY RX配置，为什么没办法进入STOP状态？	q1074213103 2025-6-10	0518	q1074213103 2025-6-10 11:33
[求助] 请问MIPI D-PHY 什么时候开始串转并，才能准确确认SOT所在的byte，再进行ERR判断？	q1074213103 2025-6-9	4709	q1074213103 2025-6-10 10:54
[求助] GF22FDX和GF12LPP前端面积折算	skysand 2025-6-10	0487	skysand 2025-6-10 10:17
[求助] 亚稳态探讨 ...2	纸鸢Ame 2025-2-14	131856	zmyking 2025-6-9 19:13
[资料] 关于跨时钟域的问题CDC ...2	羽无芯 2021-1-23	179091	houkeke 2025-6-9 18:02
[求助] 新人求助，最近使用vivado的过程中遇到无法绑定引脚的问题 ...2	ziven 2018-8-23	1112602	sscott 2025-6-9 17:58
[资料] DDR5 specification 中文翻译 ...2	xf2016 2025-3-14	132318	jw216 2025-6-9 12:46
[求助] 哪位大佬哥分享一下，我们一般做MCU芯片里面的Flash 模块/IP的资料	BRN 2024-4-22	51169	我没有零钱 2025-6-9 10:17

1 ... 9 10 11 121314 15 16 17 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31180|排名: 5

快速发帖

浏览过的版块

站长推荐 /1