设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (166) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31046|排名: 10 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] dc如何实现verilog、vhdl混合综合？ 吕归尘 2025-2-14 2560 puxiancheng 2025-2-14 16:57
[求助] 关于vivado中时钟ip核的使用问题 attach_img yangtao417 2025-2-13 3541 liuguangxi 2025-2-14 16:33
[转贴] 跨时钟域处理--最终详尽版【转载加收藏】 attachment  ...2345 王钰 2020-12-18 4921299 Mentionsss 2025-2-13 19:55
[求助] FPGA计算核与查表匹配问题 HardLife 2025-2-11 3585 murphy522 2025-2-13 16:23
[求助] SPYGLASS如何打开Speadsheet Viewer? 新人帖 LHT_HUNTER 2025-2-13 0316 LHT_HUNTER 2025-2-13 16:08
[求助] 请教一下spyglass的spreadsheet怎么打开？ melinda_li 2022-3-4 21516 LHT_HUNTER 2025-2-13 15:58
[求助] ADC DDR时序约束问题源同步约束 attachment  ...2 kimdow 2016-11-6 129354 hawksuc 2025-2-13 11:54
[求助] 请教一个tcl转译语法的问题 huanglc_IC 2025-2-12 6478 Challensys 2025-2-13 10:59
悬赏 [求助] vivado 生成bit，ila加载不出来 - [悬赏 200 信元资产] attach_img TUJzzz 2023-12-13 28948 huanglc_IC 2025-2-13 09:53
[求助] ubuntu20.04中的verdi的vdCov无法正常使用 attach_img  ...23 mrpp 2023-11-24 224934 tinyoking 2025-2-13 09:13
[原创] 高性能NVMe IP：支持PCIe4.0的NOPHAE PCIE4.0 加速引擎 xianuser 2025-2-12 0462 xianuser 2025-2-12 08:25
[原创] NVMe 1.3d host IP attachment  ...23456..8 xianuser 2020-5-5 7428571 xianuser 2025-2-12 08:12
[求助] dw axi dma疑问 lindahnu 2025-2-8 2494 lindahnu 2025-2-11 18:09
[求助] 有关set_max_delay的疑问，请指教 attach_img geff 2021-8-5 63323 cyannn 2025-2-11 14:30
[求助] 刷HDLbits遇到一个问题 新人帖 czhhzc 2025-2-11 5582 czhhzc 2025-2-11 11:26
[求助] 跨时钟域传输求助 纸鸢Ame 2025-2-10 2512 jake 2025-2-11 09:37
[求助] 快时钟域的信号能直接在它分频的慢时钟的时钟域使用吗 sktwo 2025-2-10 2445 hxy2018 2025-2-10 21:53
[求助] SD HOST发送给device的clk和data，怎么确保满足device的建立保持时间？ 新人帖 wyl22040507 2025-2-10 0358 wyl22040507 2025-2-10 10:58
悬赏 [求助] 哪位了解静态时序分析TimeCraft软件，另有重谢 - [悬赏 10 信元资产] jackygu 2025-2-10 0439 jackygu 2025-2-10 10:13
[资料] VCS_LAB attachment  ...2 燕南飞 2019-10-8 156680 wolver 2025-2-9 17:00
[原创] 通信IC设计(上册)_李庆华 attachment  ...2 songsong001 2021-5-11 165395 ericchen228 2025-2-9 14:52
[求助] 数模混合芯片IO连接的工具 xbuilder 2025-1-7 6861 xbuilder 2025-2-9 01:20
[原创] FPGA新手必用，Verilog HDL编程学习网站推荐 —— HDLBits 新人帖 attach_img 望森FPGA 2024-9-24 21861 czhhzc 2025-2-8 21:28
[原创] Arty A7 XADC Demo 007无敌 2025-2-8 0316 007无敌 2025-2-8 15:59
[资料] 模拟电路画图visio元器件库 新人帖 attach_img  ...234 linghan2333 2021-5-17 3110481 chenjj1999 2025-2-8 15:54
[求助] DDR3 Read Leveling attach_img  ...234 linghuqiubai 2014-10-22 3630695 huanglc_IC 2025-2-8 15:53
[原创] arty-a7 100T开发板 XADC使用问题 007无敌 2025-2-8 0344 007无敌 2025-2-8 15:48
[资料] 《手把手教你设计CPU——RISC_V处理器篇》_胡振波 新人帖 attachment  ...23456..7 dragon神 2021-3-18 6617374 moe2977 2025-2-8 11:39
[资料] vim各种版本中文参考手册 attachment 撒野 2025-1-20 8890 zhzhi063 2025-2-7 17:22
[讨论] 状态机经过modelsim仿真后RTL仿真没问题，可是gate level输出X状态 attachment 江南炊烟 2012-10-23 32943 cyberwillis 2025-2-7 08:28
[原创] 逻辑综合重点解析（Design Compiler篇） attach_img  ...2345 iNostory 2019-2-2 4032800 cyberwillis 2025-2-7 08:25
[原创] LINUX系统基本操作指令集锦 ITdama 2019-8-7 96469 wc_thu 2025-2-6 17:21
[求助] 可不可以将一个edif型文件和一个.V文件一起综合？  ...2 zpc987 2010-12-22 156771 murphy522 2025-2-6 15:40
悬赏 [求助] vivado连接板卡导致板卡aurora断链 - [悬赏 2000 信元资产] TUJzzz 2025-2-6 1543 TUJzzz 2025-2-6 15:01
[求助] 如何debug spf是否正确 yuanpin318 2025-1-31 4611 yuanpin318 2025-2-6 09:43
下一页 »
1 ...111213141516171819... 888下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-27 08:57 , Processed in 0.025216 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块