EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31209|排名: 6

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 11 12 13 141516 17 18 19 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] DDR 里on the fly的一些解释	xf2016 2025-6-13	2810	xf2016 2025-6-13 14:48
[求助] 帮忙下载几篇IEEE的paper	kk2009 2025-6-12	2589	kk2009 2025-6-12 17:28
[求助] vc formal cc check求助 - [悬赏 100 信元资产]	ypyp 2025-4-8	1802	ypyp 2025-6-12 10:28
[求助] 问下关于formality的问题~~关于verify过程 ...2 3	lingqi0077 2010-10-14	2214922	Jason_Odysseus 2025-6-10 19:21
[求助] 深度讨论—tessent工具做ATPG以后进行后仿，定义的时钟始终为Z态，请教各位坛友如何解决	IC菜鸟无敌 2020-8-21	86746	badegg3 2025-6-10 16:33
[求助] 请教S家的D-PHY RX配置，为什么没办法进入STOP状态？	q1074213103 2025-6-10	0560	q1074213103 2025-6-10 11:33
[求助] 请问MIPI D-PHY 什么时候开始串转并，才能准确确认SOT所在的byte，再进行ERR判断？	q1074213103 2025-6-9	4779	q1074213103 2025-6-10 10:54
[求助] GF22FDX和GF12LPP前端面积折算	skysand 2025-6-10	0529	skysand 2025-6-10 10:17
[求助] 亚稳态探讨 ...2	纸鸢Ame 2025-2-14	131972	zmyking 2025-6-9 19:13
[资料] 关于跨时钟域的问题CDC ...2	羽无芯 2021-1-23	179331	houkeke 2025-6-9 18:02
[求助] 新人求助，最近使用vivado的过程中遇到无法绑定引脚的问题 ...2	ziven 2018-8-23	1112742	sscott 2025-6-9 17:58
[求助] 哪位大佬哥分享一下，我们一般做MCU芯片里面的Flash 模块/IP的资料	BRN 2024-4-22	51209	我没有零钱 2025-6-9 10:17
[求助] OTP margin read mode	weijujan 2020-7-22	68105	share-win 2025-6-9 10:01
[原创] AD9361使用概述！ ...2	yt920419 2016-7-11	1318286	JCWANGZI 2025-6-9 08:19
[资料] 为ZC706开发板（AD9361）制作SD卡Linux镜像的流程说明 ...2 3 4 5	zhangtaozt 2015-4-2	4128308	JCWANGZI 2025-6-9 08:17
[资料] Verilog基础与可综合编码技术、前端设计知识	牧安 2016-9-28	64196	zixin1hao 2025-6-7 17:34
[求助] displayPort 读取205h sink_status状态是否必须 - [悬赏 500 信元资产]	rong00i8 2025-6-6	2637	rong00i8 2025-6-7 17:23
[求助] 请问有没有fpga上用的dptx的ipcore	JiangJian2022 2025-6-6	0500	JiangJian2022 2025-6-6 14:46
[求助] about DFT	zjiankui 2025-6-6	0612	zjiankui 2025-6-6 14:18
[原创] specify block的总结 ...2 3 4 5 6	jun_dahai 2012-1-13	5938966	carl_andrew 2025-6-6 13:52
[原创] RDMA简介5之RoCE V2队列	xidianuser 2025-6-6	2944	andersondon 2025-6-6 13:08
[求助] spi client端，读取sclk信号时，为什么都没有考虑过亚稳态问题啊	erwang 2025-5-27	61026	EEDong 2025-6-6 11:06
[原创] RDMA简介4之RoCE V2初析	xidianuser 2025-6-5	0626	xidianuser 2025-6-5 15:32
[求助] verilog的$deposit问题 - [悬赏 10 信元资产]	kangliyu 2021-11-4	64983	adonics1975 2025-6-5 14:24
[求助] 做什么项目比较好	jxz111 2025-6-4	4995	Xunuoo 2025-6-5 09:58
[原创] 寄存器是否带复位 ...2	夏尔 2025-5-23	111729	gavin99 2025-6-5 09:13
[原创] 后仿遇到错误，Rules file must contain a CAPACITANCE ORDER statement ...2	tiancai3385 2012-10-25	119927	guxiu 2025-6-4 16:46
[原创] RDMA简介3之四种子协议介绍及对比	xidianuser 2025-6-4	0879	xidianuser 2025-6-4 15:42
[原创] RDMA简介2之技术优势分析	xidianuser 2025-6-4	0526	xidianuser 2025-6-4 15:30
[求助] PR的时候识别不到DFT的SCANDEF，导致布线拥堵	cs1998 2025-6-4	0504	cs1998 2025-6-4 11:47
[求助] tessent mbist 如何指定插入的层级	w_kavin 2025-6-3	2643	2596784844 2025-6-3 19:32
[求助] micron nand flash芯片Vcc和Vccq的时序问题（附件为micron64Gb的spec） ...2	JunliPeng 2016-11-12	1111475	guihua 2025-6-3 17:30
[原创] RDMA简介1之RDMA开发必要性	xidianuser 2025-6-3	0583	xidianuser 2025-6-3 14:51
[资料] 《SDRAM那些事》第一季 ...2 3	bandaotihezi 2021-2-3	247877	xiyuan4 2025-6-3 11:37
[原创] NVMe 现状扫盲	xianuser 2025-6-2	2725	andersondon 2025-6-3 09:39

1 ... 11 12 13 141516 17 18 19 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31209|排名: 6

快速发帖

浏览过的版块

站长推荐 /2