数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 20 |主题: 31326|排名: 5

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 11 12 13 141516 17 18 19 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] latch borrow time在前端如何设置约束	dafeng5000 2025-6-12	2725	可是我无敌呀 2025-8-15 14:45
[求助] simvision自己设置的波形颜色如何能保存呢？	dqwuf2020 2020-9-25	44871	nhi131 2025-8-15 09:21
[原创] VCS_Lab:Debugging simulation mismatches实验五	dreamer180 2019-9-22	83524	saravanany5k 2025-8-14 20:56
[资料] PCIE协议GEN2~GEN4汇总 ...2 3 4 5 6..11	xiao_jie 2017-7-11	10640888	uchida 2025-8-14 20:00
[求助] 求助造一个仿真用的波形，owi单线传输协议。	MDT_抄手 2022-12-9	32365	mihoyo 2025-8-14 18:46
[求助] VCS独立仿真vivado的HBM IP的方法(有偿) - [悬赏 1 信元资产]	HardLife 2025-1-13	51299	LY文文 2025-8-14 17:21
[求助] 能否通过virtuoso的.tf得到用于icc的.tf	ChangJingLu 2024-12-18	41479	ChangJingLu 2025-8-14 15:12
[求助] 模拟顶层下的数字电路做DFT的问题 - [已解决] ...2	Liairy 2025-8-13	111144	Liairy 2025-8-14 15:05
[求助] 求助：用Verdi时怎样加载上次看的设计和波形	kekeguda 2013-12-3	33172	EKKOHUNTER 2025-8-14 10:27
[资料] Practical Programming in Tcl/Tk （4th.Edition）	marsld 2022-9-12	83857	潛龍勿用 2025-8-14 09:15
[资料] CRC Generator for Verilog or VHDL ...2	灰太狼的初恋 2020-5-11	145899	潛龍勿用 2025-8-14 09:13
[资料] VCS_LAB ...2	燕南飞 2019-10-8	168055	bagshtag 2025-8-13 21:17
[资料] MIT CSAIL Arvind教授的Verilog ppt	Seraphmcrc 2020-5-20	63350	bagshtag 2025-8-13 21:14
[原创] haps-64 ddr3 资料	dash_chenjh 2014-3-5	63918	bagshtag 2025-8-13 21:04
[资料] DDR3_JESD79-3E-译文 DDR3数据手册中文翻译	xf2016 2025-3-14	61322	bagshtag 2025-8-13 20:47
[转贴] I2C设计 ...2	gmei1981 2024-11-28	123110	bagshtag 2025-8-13 16:42
[求助] 求一份Spyglass CDC rule reference Guide。万分感谢 ...2 3 4	入迷 2022-8-19	3010957	bagshtag 2025-8-13 16:37
[资料] AMBA_3_AHB-Lite协议中文版 ...2 3 4	chnlw111 2018-3-11	3818157	bagshtag 2025-8-13 16:31
[资料] DDR phy接口协议 ...2 3 4 5 6..7	blackman00000 2017-1-9	6424953	bagshtag 2025-8-13 16:29
[求助] 关于spyglass的格雷码检查的问题	tjz1127 2025-8-8	4684	Challensys 2025-8-13 16:21
[原创] UART毕业设计（含中文论文和verilog源码） ...2	lbzhu 2020-6-26	116245	doing5552 2025-8-13 15:14
[求助] Cortex-M0 cortexm0ds_logic reset	fangyou123 2025-8-8	3694	Y__Y 2025-8-12 20:51
[求助] DFT综合时dft_drc命令报了S1违例，扫描链被阻塞，但后续ATPG正常，需要管DFT的违例吗	2441697316 2025-8-6	3563	2441697316 2025-8-12 15:07
[求助] 关于AD9361的多芯片同步的问题 - [已解决] ...2	TUJzzz 2023-8-1	128707	Andy126 2025-8-12 10:10
[求助] the register clock path is multi-driven ?	macherie 2022-7-29	42738	逐梦帅年 2025-8-11 18:29
[求助] 数字滤波器的架构设计系数设计是数字还是算法负责啊	alex_fd12 2025-8-9	2622	2596784844 2025-8-11 17:18
[资料] 跟我一起写makefile ...2 3	survivalmode 2020-12-2	209182	hot_hu 2025-8-11 15:11
[求助] lattice cpld时序约束100M的时候最大能跑到85m,但是约束80M的时候提示最大只能跑74M是	851018986 2025-8-1	1547	loglong 2025-8-11 14:44
[求助] 关于DFT中指定内部pin为scan mode的问题	EEDong 2025-8-9	1644	蕾兹曼 2025-8-11 08:56
[原创] Mbist在RTL和netlist插入的区别？？？ ...2 3	yepizhou 2010-4-15	2117348	grace-luo 2025-8-10 10:56
[求助] 能从fir的传递函数直接看出是高通还是低通的吗	alex_fd12 2025-8-10	0479	alex_fd12 2025-8-10 10:05
[原创] Understanding the Basics and Beyond of SAR ADC ...2	loongik2010 2025-2-8	192231	qwqwasas1234 2025-8-9 14:12
[求助] 求 SPI口的EEPROM verilog model ...2	seuzhangle 2020-12-15	104302	sunil4u 2025-8-8 19:44
[求助] 异步复位如何穿过没有复位的数据路径？	EEDong 2025-8-4	7714	EEDong 2025-8-8 17:51
[讨论] 大家是怎么判断dc综合哪些是正常优化，哪些是把不该优化的优化掉了？	隔壁小吴 2025-8-8	3505	芯电图 2025-8-8 15:27

1 ... 11 12 13 141516 17 18 19 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 20 |主题: 31326|排名: 5

快速发帖

浏览过的版块

站长推荐 /1