设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30091|排名: 11 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
悬赏 [求助] check_timing老问题：unconstrain - [悬赏 100 信元资产] attach_img  ...2 w_HFUT 2020-7-20 116283 flyskyseu 2023-12-21 14:13
[资料] 精华无线通信FPGA设计  ...23456..9 niexiaohui 2011-10-26 8317691 jack_20150410 2023-12-21 10:09
[资料] FPGA设计经验谈 liuhuanjunfly 2023-4-28 41251 jack_20150410 2023-12-21 09:52
[求助] 用spectre后仿网表进行后仿真 attach_img 调皮捣蛋 2023-4-18 72148 芯手 2023-12-20 20:31
[求助] 65nm, 40nm, 28nm下的SRAM cell一般有多大？  ...2 Veriart 2015-2-11 139065 fanghui_yang 2023-12-20 16:46
[求助] 如何生成50Hz滤波器的抽头系数 attach_img 方出旭旭 2023-12-19 3447 liuguangxi 2023-12-20 11:20
[求助] verilogAMS可以用modelsim仿真吗 alex_fd12 2023-12-19 1385 liuguangxi 2023-12-20 11:13
[求助] VCS编译时碰到VFS_SDB_ERROR attach_img DuskWatcher 2022-4-12 21659 Topiler 2023-12-20 10:46
[资料] spyglass power文档 新人帖 attachment  ...23 absurd_d 2021-9-16 277137 qwe9991 2023-12-19 20:26
[资料] Vivado使用误区与进阶 PDF attachment digest  ...23456..30 zhouph 2016-8-3 29782815 qwe9991 2023-12-19 20:23
[求助] spyglass报的error:clock_info05应该怎么解决 新人帖 attach_img  ...2 2441697316 2023-11-1 131259 2441697316 2023-12-19 18:48
悬赏 [求助] 对于自己设计的测试向量生成器，如何让它对某个待测电路产生激励并分析故障覆盖率 - [悬赏 200 信元资产] SICETN 2023-12-19 0461 SICETN 2023-12-19 17:20
悬赏 [求助] DC综合问题 - [悬赏 20 信元资产] attach_img 新手上路哈哈哈 2023-12-10 10827 flyskyseu 2023-12-19 16:23
[求助] （求助）ModelSim SE 6.4a 进行时序仿真，SDF加载错误  ...2 jason00532 2011-1-3 108356 ABC 2023-12-18 10:27
悬赏 [求助] VerilogA代码error求助 - [已解决] attach_img Ichika丶 2023-12-15 51156 zt_ic222 2023-12-15 20:50
[求助] 有人懂NAND gate下的贴近output的2个pn结的电压变化吗。 attach_img ETF6688 2023-12-15 1414 ETF6688 2023-12-15 13:35
[求助] Digital Arithmetic 这本书,有中文版的吗? attachment  ...234 bridgepons 2019-2-4 3812031 sutaotao2001 2023-12-15 12:19
[求助] 大佬们，新人刚入，想问一些关于cadance RC 的问题 新人帖 zgh99 2023-12-13 1413 zgh99 2023-12-15 09:42
[求助] 芯片电压和温度 blue_man 2023-12-13 3449 infortrans 2023-12-15 08:51
[资料] 数字IC设计 attachment  ...2 韩一飞 2021-3-13 154897 xdrxdr 2023-12-15 07:24
[求助] 以太网udp实验网络调试助手发不出数据 attach_img 569812499 2021-6-21 73973 zyhwl 2023-12-14 20:01
[求助] 有人知道p+ n和 n+ p在这里的区别吗 attach_img ETF6688 2023-12-14 5498 ETF6688 2023-12-14 15:53
悬赏 [求助] 如何用最少的晶体管实现如图，谢谢大佬 - [悬赏 600 信元资产] attach_img 缥渺星尘 2023-12-14 4625 数学必考150 2023-12-14 14:03
[求助] VCS 前端仿真出现Timing violation mrpp 2023-9-18 61109 flyfreee 2023-12-14 11:07
悬赏 [求助] vivado 生成bit，ila加载不出来 - [悬赏 200 信元资产] attach_img TUJzzz 2023-12-13 11467 TUJzzz 2023-12-14 10:46
悬赏 [求助] get_pins求助 - [已解决] watertree 2023-12-13 4547 watertree 2023-12-13 21:12
[求助] ModelSim和Cadence Virtuoso AMS对于同一段Verilog代码的结果不一样 nuobeierjiang 2023-12-13 0415 nuobeierjiang 2023-12-13 11:43
悬赏 [求助] tsmc 生成sram.v 后 用vcs前仿出现问题 - [已解决] attach_img GloriaMoran 2023-12-12 2537 GloriaMoran 2023-12-12 20:43
[求助] 前端DC综合时插入门控时钟cell，check_timing出现Timing_loop 许learner 2023-4-6 31152 shuai1997 2023-12-12 15:19
[原创] 时钟和数据的相位关系如何分析 新人帖 sunev 2023-12-12 0379 sunev 2023-12-12 15:15
[求助] 后仿真信号名中的反斜杠‘\’  ...2 gg9132qq 2010-12-27 116491 数学必考150 2023-12-12 10:25
[求助] spyglass 跟vcs区别在哪，spyglass好在哪 sducut 2023-12-11 0378 sducut 2023-12-11 13:55
[求助] 【求助+混仿】Testbench model调用Netlist module flscut 2023-12-4 2387 flscut 2023-12-11 09:08
悬赏 [求助] 求一份数字芯片验证文档模板 - [悬赏 100 信元资产] allen820 2023-12-8 3625 jiangnaner 2023-12-10 17:10
[讨论] Sigma-delta ADC中的DNL和INL有没有必要去关注和评估？ 艾克0928 2017-9-12 95187 唐尹9560 2023-12-10 16:24
下一页 »
1 ...141516171819202122... 860下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 12:41 , Processed in 0.023430 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块