设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (154) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 30737|排名: 15 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[原创] SPI,I2C,I2S协议介绍 attach_img  ...2 羽无芯 2021-1-14 158284 wuchaoxiang 2024-8-31 21:28
[原创] 求LBIST完整流程 新人帖 myakk 2024-8-9 1438 yekaiwan 2024-8-30 20:11
[求助] 求国内主要的IP产商资料 新人帖 芯动先生 2024-8-30 0896 芯动先生 2024-8-30 17:39
[求助] 有没有人知道怎么从Verdi中导出工程的Filelist？ 新人帖 attach_img shiluo9 2024-8-27 3532 mikyli 2024-8-30 12:32
[讨论] default value for import export task port are not supported scutlee 2024-8-30 0824 scutlee 2024-8-30 11:23
[原创] Tessent Tutorial attachment dreamer180 2019-10-30 32143 sunshouhua 2024-8-29 23:13
[讨论] 传输门和三态门优缺点讨论 hehuachangkai 2023-10-28 42223 hsgl 2024-8-29 17:39
[求助] generator是否可综合？ sunshuo571116 2020-8-11 73509 jinghew0 2024-8-29 15:18
[求助] PCB连线漏连 attach_img 时间在走人在变 2024-8-29 0395 时间在走人在变 2024-8-29 13:49
[求助] 西安IC设计 Tommy22333 2024-8-28 0991 Tommy22333 2024-8-28 17:05
[讨论] 假如有pin mux，怎么做时序约束？？ attach_img scutlee 2024-8-15 5645 Liang_Xiaoqian 2024-8-28 15:23
投票 [调查] 大家在用xilinx的那个系列搞产品?  ...2345 jacksonzh 2011-12-28 4725634 周一 2024-8-28 14:58
[讨论] 关于US_8ths的设置 attach_img m8510a 2022-8-30 22060 shuxinglong 2024-8-27 14:15
[原创] SystemVerilog学习（2）：搭建学习环境  ...2 sivar 2010-12-5 1010119 Lchangjiang 2024-8-27 09:28
[原创] 时序约束 羽无芯 2021-1-9 13437 phenixsong 2024-8-26 20:18
[求助] synopsys dw pcie dma时序问题如何解决？ 新人帖 指点江山 2024-8-26 0403 指点江山 2024-8-26 16:10
[解决] 已解决 kyaaaa 2024-8-26 0264 kyaaaa 2024-8-26 13:55
[求助] 异步FIFO设计求助 attach_img 时间在走人在变 2024-6-18 5695 A涂11 2024-8-26 13:40
[求助] spyglass AIPK 入迷 2022-8-1 11856 入迷 2024-8-25 13:54
[资料] New Crack MentorGraphics HDS_2021、Precision 2020、Modelsim 2021、QuestaSim 2021 attachment  ...23456..8 ricvadim 2022-1-31 7415419 left2write 2024-8-24 23:04
[资料] 几种脚本语言学习资料 新人帖 attachment  ...2 ICer新人 2022-4-7 174355 left2write 2024-8-24 22:04
[求助] 寻tsmc 16nm FFC工艺library以及16nm下的SRAM compiler  ...2 tezhong 2018-10-22 115098 left2write 2024-8-24 21:38
[讨论] 免费EDA工具，免安装，仅限学习目的使用 attachment  ...23456..9 iNostory 2018-10-3 8238596 left2write 2024-8-24 21:27
[资料] PCIE/SATA/NVME资料推荐 - [阅读权限 1]attachment  ...2345 wonderwind 2021-10-11 489829 left2write 2024-8-24 21:07
悬赏 [求助] SMIC工艺安装 .SMIC_PDK_install命令输入后没有弹出金属选择，终端进入文本模式 - [悬赏 200 信元资产] attach_img xiaoChen_123 2024-8-20 4554 xiaoChen_123 2024-8-24 16:28
[讨论] 用逻辑信号做reset，怎么约束？？ scutlee 2024-8-21 3415 scutlee 2024-8-23 16:44
[原创] 分享我的h.264 decoder, Verilog源码与工程 attachment digest  ...23456..13 eebinqiu 2017-5-24 12067351 阿波次德 2024-8-23 16:43
[资料] Altera大学计划SD控制器源码 attachment ffq513 2020-9-14 42992 Newstyle 2024-8-23 16:33
[求助] spyglass power报sglib里没有与门反相器等基础元件 attach_img cyannn 2024-8-23 1258 cyannn 2024-8-23 14:08
[求助] VCS在sim时对异步复位同步释放的寄存器报hold的violation问题，谢谢 新人帖 IC牛马 2024-8-20 2505 IC牛马 2024-8-23 10:30
[求助] 关于Memory Compiler的Register File sunbox98 2024-8-21 4440 sunbox98 2024-8-23 09:19
[讨论] 一直都不太明白Verilog不完整的if语句会产生锁存器，前辈筒子们杀进来。。 attach_img  ...23 fkl523 2014-10-21 2610522 zdy66 2024-8-23 09:14
[原创] 孩子都能学会的FPGA：第二课——第一个FPGA工程（用计数器实现流水灯） attach_img chdaj58 2023-11-16 61176 Sinyuel_Lau 2024-8-22 17:50
[求助] vivado FPGA同源时钟怎么约束 学习使我快乐 2024-8-22 0340 学习使我快乐 2024-8-22 17:28
[资料] VLSI digital design with verilog 2ed 新人帖 attachment memory0012 2021-10-28 42272 Hric 2024-8-22 11:26
下一页 »
1 ...141516171819202122... 879下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 15:11 , Processed in 0.022063 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块