在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
悬赏 [求助] ARM-SOCRATES 中Nic400配置的问题 - [悬赏 500 信元资产] attachment Liang_Xiaoqian 2024-1-30 52809 IC.Michael 2024-12-24 20:25
[求助] 镁光LPDDR5的register model后门写访问如何实现? 新人帖 张江IC侠 2023-3-15 22162 Surmullet 2024-12-24 16:57
[求助] 请教PTPX的使用问题  ...2 zhaokang233 2013-1-6 1710806 kevon_kk 2024-12-23 17:39
[资料] ic前端几本经典书籍(经典中的经典)分享 attachment  ...23456..15 329879762 2019-1-7 14553170 chiphomer 2024-12-23 15:23
[原创] ARM架构参考手册ARM V9 attachment  ...2 NeverLazyThu 2022-4-10 134846 zhou19891227 2024-12-23 09:30
[原创] 从D触发器的逻辑结构说明建立时间和保持时间 attach_img digest  ...23456 挂在天边的鱼 2011-9-28 5644194 skahill 2024-12-22 11:38
[求助] 求助FP16乘法器设计问题 新人帖 烈烈风中 2024-7-23 61508 lyleshao 2024-12-22 03:23
[求助] Xilinx的DDS IP核的RTL代码,一般从哪可以得到? attach_img  ...2 helimpopo 2024-11-13 111146 helimpopo 2024-12-20 20:41
[求助] 关于12nm工艺下的1R1W SRAM选择 新人帖 sunbox98 2024-8-4 51763 sunbox98 2024-12-20 18:56
[求助] 为什么PR后的时序会好于DC后? LQY2000 2024-12-18 81133 LQY2000 2024-12-20 17:18
[求助] 除了mcdf,还有什么项目适合入门uvm验证 tenandseven 2023-3-20 32273 jiangnaner 2024-12-20 16:49
[转贴] 定点数与截位 attach_img gmei1981 2024-12-19 21010 gmei1981 2024-12-20 13:53
[求助] 综合的log里面显示时序违例优化到0了,但是report_timing还会报出-2ns的违例路径 2441697316 2024-12-20 0590 2441697316 2024-12-20 11:20
[求助] tetramax出patten之压缩逻辑 attach_img  ...23 jinfeier 2024-12-17 251846 2596784844 2024-12-20 10:41
[其它] 南京芯博瑞电子科技有限公司,有所有进口的全品牌与全系列,价格合适,欢迎咨询 芯博瑞小管 2024-12-16 4648 芯博瑞小管 2024-12-20 08:58
[求助] DC逻辑综合时候怎么保留hierarchy,不让工具给flatten了 新人帖 attach_img  ...2 east1203 2019-5-6 119457 SYSCLK_ERIC 2024-12-19 17:33
[求助] vcs DVE中如何显示fsm的状态值 attach_img yinsongzhu 2011-3-16 54643 renlai疯 2024-12-19 16:00
[求助] 请教verdi行间距 新人帖 attach_img bujue 2022-9-5 63173 ty_xiumud 2024-12-19 14:44
[讨论] 目标是芯片架构工程师应该怎么努力 Yuki_IC 2024-12-17 31142 memcad 2024-12-18 22:44
[求助] 能否通过virtuoso的.tf得到用于icc的.tf 新人帖 ChangJingLu 2024-12-18 2810 lurenjie123 2024-12-18 17:47
[求助] 关于create_generated_clock中get_pins的疑问 attach_img  ...23 leijing 2018-9-6 2712917 chenniao 2024-12-18 17:27
[求助] HLS综合错误 sins17 2024-12-18 0459 sins17 2024-12-18 15:50
[求助] FPGA & RS232串口管脚分配疑问 attach_img 时间在走人在变 2024-12-18 0497 时间在走人在变 2024-12-18 15:23
[原创] force赋值reg和wire的区别 atlandis 2012-5-8 53388 点灯小能手 2024-12-18 14:31
[求助] PDK的器件输出负载电容为0,dc max_capacitance违例 新人帖 attach_img chenyipangyou 2024-4-2 2962 没事早点睡 2024-12-18 13:36
[资料] Static Timing Analysis for Nanometer Designs attachment  ...2345 lgp510775906 2020-3-30 4514217 zzhito 2024-12-18 10:16
[讨论] 异步fifo设计中使用格雷码方案时时序约束问题  ...2 zhanghi 2010-11-15 1212009 统计局呵呵 2024-12-18 10:02
[求助] 综合怎么设置不进行时序优化,只做面积优化? 2441697316 2024-12-17 3529 harry_hust 2024-12-18 09:56
[求助] 求 smic 40 HV 的memory compiler atlandis 2024-12-18 0395 atlandis 2024-12-18 09:07
[资料] 数字滤波器的MATLAB与FPGA实现Altera/Verilog版 attachment  ...23456..9 jlf521 2018-8-30 8433302 ztchan 2024-12-18 00:09
[原创] 三个月开发NVMe IP不是梦 attach_img xidianuser 2024-12-6 3997 xianuser 2024-12-17 23:29
[求助] Verilog 打拍对齐 新人帖 icecola 2024-12-10 51035 夏尔 2024-12-17 16:29
[求助] verilog中task的格式问题 attach_img Arthurjlin 2021-2-20 96178 love_ee 2024-12-17 15:26
[求助] NIC400 remap配置方法 attach_img Liang_Xiaoqian 2024-11-29 5860 时常在坑爹 2024-12-17 09:40
[求助] spyglass stopfile 和 ignorefile, stop和ignoredu什么区别 新人帖 sducut 2023-11-17 42133 sducut 2024-12-17 09:32
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-7 01:17 , Processed in 0.035325 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块