数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31073|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 14 15 16 171819 20 21 22 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 为什么还要做gate-level simulation ...2 3	yuanpin318 2010-11-3	2313158	zhb9103 2025-1-31 16:41
[求助] 求助一下silvaco的ldmos代码,毕设用谢谢	wangguanyao 2025-1-31	0455	wangguanyao 2025-1-31 14:31
[求助] 流水线型加法器设计	shuai_f 2025-1-10	4896	mrpp 2025-1-29 01:34
[求助] 方波上出现的回沟，用英语怎么说呢？	orientview 2025-1-24	61121	orientview 2025-1-27 15:07
[求助] 求一份完整的40nmll工艺的PDK，需要包含IO，Memory等foundationIP。 - [悬赏 500 信元资产]	iankim33 2025-1-23	31024	levan000 2025-1-25 19:37
[求助] vivado时序分析 ...2	IC.Michael 2019-3-5	176852	xiaoxiaohe 2025-1-25 08:03
[求助] BitCoin工程是指什么？	木木夕MMX 2021-11-15	12249	ILvM 2025-1-25 00:39
[原创] 双端sram的dout输出一直为0	jb-icer 2025-1-23	8883	jb-icer 2025-1-24 18:38
[求助] pcie pipe接口位宽转换	iter_1 2020-6-8	83758	lujunfeng111 2025-1-24 15:06
[讨论] 为什么我的系统改一个微小的地方，fpga输出就不稳定，	hzwit 2025-1-24	1597	A1985 2025-1-24 14:19
[求助] smic的memory输出Q端一直为x态，然后QP端口一直为z态	SGengiant 2023-10-26	31443	linux1299 2025-1-23 17:45
[求助] RTL VS netlist formality constant reg	ali_sun 2024-11-11	2746	ali_sun 2025-1-23 16:53
[原创] verdi突然崩溃，求帮助	atlandis 2017-11-17	56448	zhuchao1016 2025-1-23 14:09
[资料] EDA资源	tanjunjiang 2019-12-19	84179	yykglv 2025-1-23 10:08
[求助] Synplify_Premier VU19P综合不支持designware吗？	jinlove102 2025-1-22	3607	jinlove102 2025-1-22 19:20
[求助] spyglass进行语法检测时，有何办法将多种参数配置均兼顾到？	牛奶咖啡dzd 2025-1-22	1475	A1985 2025-1-22 16:46
[原创] vc spyglass	lyoovue 2023-3-8	52679	idsandx 2025-1-22 11:54
[求助] 如何检查工程中的时序逻辑有没有同步复位	陆宝毅 2025-1-22	2440	daodaier 2025-1-22 11:15
[原创] 求购数字IP-智能网卡相关RSS IP	supermanqc 2025-1-21	0456	supermanqc 2025-1-21 23:14
[讨论] ZYNQ仿真-PS+PL侧全仿如何开展？ ...2	hansmmm 2017-11-28	1010130	murphy522 2025-1-21 15:22
[求助] 这里有承接数字IC verilog设计的嘛？	orientview 2025-1-19	2654	Patrick0809 2025-1-20 15:42
[求助] spygalss和dc对三态门使能的warning	Patrick0809 2025-1-16	2522	Patrick0809 2025-1-20 09:53
[求助] 22nm工艺下，可以做一个4GHz的分频器吗？	orientview 2025-1-12	2543	gmei1981 2025-1-20 09:50
[求助] 有没有人知道怎么从Verdi中导出工程的Filelist？	shiluo9 2024-8-27	51296	gmei1981 2025-1-20 09:47
[求助] 扫描使能信号(scan_enable)是异步信号还是同步信号？为什么它对时钟偏差不敏感？	日晨难再 2024-12-27	4557	gmei1981 2025-1-20 09:37
[求助] VCS独立仿真vivado的HBM IP的方法(有偿) - [悬赏 1 信元资产]	HardLife 2025-1-13	4711	diyangguang 2025-1-18 20:50
[求助] 求DWBB ip	tangsqai 2025-1-18	0463	tangsqai 2025-1-18 11:41
[求助] 美光 SPI FLASH仿真模型 ...2 3	sss08_leon 2014-7-9	2618186	bennychuang 2025-1-17 18:53
[讨论] 一个sv assertion的写法	zzczx 2016-9-20	93807	AnswerLJ 2025-1-17 18:03
[求助] sdc的这三行，是什么意思啊？	orientview 2025-1-6	91205	nqq03 2025-1-17 15:42
[招聘] 服务器芯片架构，实现，验证工程师急招	alex_fang2010 2025-1-17	0557	alex_fang2010 2025-1-17 11:17
[求助] verilog里面的逻辑非运算符！在电路里面会综合成一个反相器吗？	orientview 2025-1-12	2530	Holtek12 2025-1-16 23:41
[解决] 关于Design Compiler 输出指定版本sdf文件	shawnmicheals 2022-8-1	42761	shawnmicheals 2025-1-16 21:53
[求助] negedge是从高电平到低电平 ...2	orientview 2025-1-15	101019	zhanweisu33 2025-1-16 19:38
[求助] 请问AMD招聘应届是在什么时间段呀？	Darnew 2025-1-16	0559	Darnew 2025-1-16 18:41

1 ... 14 15 16 171819 20 21 22 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31073|排名: 8

快速发帖

浏览过的版块

站长推荐 /1