设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 数字滤波器的MATLAB与FPGA实现Altera/Verilog版 ...
123456789
返回列表 发新帖
楼主: jlf521

[资料] 数字滤波器的MATLAB与FPGA实现Altera/Verilog版

[复制链接]
发表于 2022-9-26 13:51:03 | 显示全部楼层
不错不错，很是地道和专业深度，学习下
回复 支持 反对

使用道具 举报

发表于 2024-9-26 14:22:07 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

hwc
发表于 2024-12-12 23:06:07 | 显示全部楼层
感谢分享
回复 支持 反对

使用道具 举报

发表于 2024-12-13 14:46:56 | 显示全部楼层
Thanks very much!
回复 支持 反对

使用道具 举报

ztchan
发表于 2024-12-18 00:09:13 来自手机 | 显示全部楼层
Mark一下
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2025-7-9 06:54:46 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

123456789
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-13 08:46 , Processed in 0.014282 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表