一个位宽超过32bit的信号复位直接给'd0会有问题吗？

Challensys · 发表于 2025-7-3 11:29:10

蕾兹曼发表于 2025-7-2 15:18
我试过的，vcs，modelsim对于'b/'h/'D确实是默认32bit，综合不知道，你可以仿真试试。 ...

unsized number标准里确实没规定，但很多工具都做成32位。

robertlee2014 · 发表于 2025-7-9 16:42:30

隔壁小吴发表于 2025-7-2 10:01
可以给出信息来源吗？

就是system verilog的流操作（bit-stream）

日晨难再 · 发表于 2025-7-10 00:50:06

隔壁小吴发表于 2025-7-2 10:01
可以给出信息来源吗？

Verilog标准中说到“一个未指定位宽的整数常量的位宽应至少为32位（和integer相同）。”

CHN_LJF · 发表于 2025-7-10 09:11:25

完全没问题，一直这么写。特别是a的位宽是parameter这种

账号		自动登录	找回密码
密码			注册

[求助] 一个位宽超过32bit的信号复位直接给'd0会有问题吗？