EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31141|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 18 19 20 212223 24 25 26 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 可不可以将一个edif型文件和一个.V文件一起综合？ ...2	zpc987 2010-12-22	157159	murphy522 2025-2-6 15:40
[求助] vivado连接板卡导致板卡aurora断链 - [悬赏 2000 信元资产]	TUJzzz 2025-2-6	1761	TUJzzz 2025-2-6 15:01
[求助] 如何debug spf是否正确	yuanpin318 2025-1-31	4822	yuanpin318 2025-2-6 09:43
[资料] 分享伯克利UC berkely EE140 EE240 EE214的课件 ...2 3 4	maosheng007 2019-12-21	3518182	tu_yjq123 2025-2-6 08:47
[求助] AES128 解密中的逆密钥扩展	霍无醉 2025-1-30	91049	霍无醉 2025-2-5 23:03
[求助] 静态时序检查函数$skew的输入Limit在不同仿真平台有何限制要求	zhangyu_sh 2024-4-2	41216	Jojen 2025-2-5 17:04
[原创] cadence画版图时出现pcell eval failed问题	Aerith 2022-9-27	65697	LQ20160828 2025-2-3 22:49
[原创] ngc文件和edif文件有哪些区别？	christine1225 2015-3-27	24935	zhb9103 2025-1-31 19:41
[求助] DC如何导出edif文件？	trumen 2016-5-15	12015	zhb9103 2025-1-31 19:31
[求助] 后仿真反标SDF问题 - [悬赏 100 信元资产] ...2	亭ting 2019-10-21	2014847	zhb9103 2025-1-31 18:22
[求助] DC综合后。跑gate-level仿真hold time的问题	matlinsas 2014-4-12	22927	zhb9103 2025-1-31 17:00
[求助] 为什么还要做gate-level simulation ...2 3	yuanpin318 2010-11-3	2313934	zhb9103 2025-1-31 16:41
[求助] 求助一下silvaco的ldmos代码,毕设用谢谢	wangguanyao 2025-1-31	0564	wangguanyao 2025-1-31 14:31
[求助] 流水线型加法器设计	shuai_f 2025-1-10	41037	mrpp 2025-1-29 01:34
[求助] 方波上出现的回沟，用英语怎么说呢？	orientview 2025-1-24	61286	orientview 2025-1-27 15:07
[求助] 求一份完整的40nmll工艺的PDK，需要包含IO，Memory等foundationIP。 - [悬赏 500 信元资产]	iankim33 2025-1-23	31181	levan000 2025-1-25 19:37
[求助] vivado时序分析 ...2	IC.Michael 2019-3-5	177157	xiaoxiaohe 2025-1-25 08:03
[求助] BitCoin工程是指什么？	木木夕MMX 2021-11-15	12409	ILvM 2025-1-25 00:39
[原创] 双端sram的dout输出一直为0	jb-icer 2025-1-23	81130	jb-icer 2025-1-24 18:38
[求助] pcie pipe接口位宽转换	iter_1 2020-6-8	83974	lujunfeng111 2025-1-24 15:06
[讨论] 为什么我的系统改一个微小的地方，fpga输出就不稳定，	hzwit 2025-1-24	1735	A1985 2025-1-24 14:19
[求助] smic的memory输出Q端一直为x态，然后QP端口一直为z态	SGengiant 2023-10-26	31601	linux1299 2025-1-23 17:45
[求助] RTL VS netlist formality constant reg	ali_sun 2024-11-11	2906	ali_sun 2025-1-23 16:53
[原创] verdi突然崩溃，求帮助	atlandis 2017-11-17	56601	zhuchao1016 2025-1-23 14:09
[资料] EDA资源	tanjunjiang 2019-12-19	84438	yykglv 2025-1-23 10:08
[求助] spyglass进行语法检测时，有何办法将多种参数配置均兼顾到？	牛奶咖啡dzd 2025-1-22	1601	A1985 2025-1-22 16:46
[原创] vc spyglass	lyoovue 2023-3-8	52884	idsandx 2025-1-22 11:54
[求助] 如何检查工程中的时序逻辑有没有同步复位	陆宝毅 2025-1-22	2499	daodaier 2025-1-22 11:15
[原创] 求购数字IP-智能网卡相关RSS IP	supermanqc 2025-1-21	0537	supermanqc 2025-1-21 23:14
[讨论] ZYNQ仿真-PS+PL侧全仿如何开展？ ...2	hansmmm 2017-11-28	1010438	murphy522 2025-1-21 15:22
[求助] 这里有承接数字IC verilog设计的嘛？	orientview 2025-1-19	2767	Patrick0809 2025-1-20 15:42
[求助] spygalss和dc对三态门使能的warning	Patrick0809 2025-1-16	2668	Patrick0809 2025-1-20 09:53
[求助] 22nm工艺下，可以做一个4GHz的分频器吗？	orientview 2025-1-12	2653	gmei1981 2025-1-20 09:50
[求助] 有没有人知道怎么从Verdi中导出工程的Filelist？	shiluo9 2024-8-27	51425	gmei1981 2025-1-20 09:47
[求助] 扫描使能信号(scan_enable)是异步信号还是同步信号？为什么它对时钟偏差不敏感？	日晨难再 2024-12-27	4685	gmei1981 2025-1-20 09:37

1 ... 18 19 20 212223 24 25 26 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31141|排名: 7

快速发帖

浏览过的版块

站长推荐 /3