数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30966|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 21 22 23 242526 27 28 29 ... 885 / 885 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 有大佬有 spyglass 2019 的power文档吗？	comeon_lsl1 2024-9-27	1526	aystabc 2024-10-10 18:12
[求助] 数字反向电路更换库疑问	jinfeier 2024-10-10	1609	zero_0 2024-10-10 17:47
[讨论] 做好了FPGA bitfile	scutlee 2024-8-23	5737	zjwsh001 2024-10-10 15:40
[求助] 时钟毛刺是否会影响复位同步器的输出 - [悬赏 300 信元资产]	玉林枫 2024-5-29	101596	魏凯 2024-10-10 14:07
[求助] modelsim无法仿真的问题 ...2	lynker 2020-5-29	1521855	小s 2024-10-10 13:24
[求助] TDC求助！！！在做TDC时，对于得出的准温度计码怎样进行转化成二进制码呀？？？？？	oceanlee 2015-10-10	65210	Akitosan 2024-10-9 20:42
[求助] modelsim综合时出现error但没有具体原因	Yuki_IC 2024-10-4	2509	Yuki_IC 2024-10-9 18:59
[原创] Disassembly on ARM designstart simulation	lincons 2021-9-17	62460	jackwei1987 2024-10-9 17:36
[求助] FlexNoc	AleMin 2024-10-8	2908	AleMin 2024-10-9 17:33
[求助] vc spyglass restore session后verdi无法显示path	corinwjx 2024-9-28	1590	hzmscut 2024-10-9 17:12
[求助] 负载能力和驱动能力的区别？？ ...2	ajuehe2013 2013-1-13	1119176	lvnanll 2024-10-9 15:56
[原创] Linux：Lab04 - Introduction to Mentor Graphics HDL Designer software	dreamer180 2019-10-20	52716	skahill 2024-10-9 14:47
[求助] xupv5-lx110t pcie参考设计	jackking0204 2024-9-28	1496	simux 2024-10-9 11:47
[求助] spyglass如何lint检查wire未定义错误	fascinate_lyd 2023-4-3	21057	upsidedown 2024-10-9 10:39
[原创] 请教多时钟综合的设置 ...2 3	tntdog 2012-7-12	2120045	PYGH 2024-10-8 15:50
[求助] 同步时钟切换需要使用glitch free mux吗	sktwo 2024-9-9	51074	魏凯 2024-10-8 11:40
[求助] tessent mbist仿真的问题	zhaoqingyi13 2023-9-19	61373	qingru 2024-10-8 11:14
[资料] 经典书籍：计算机体系结构量化研究方法英文版 ...2	orange1234 2019-4-3	196304	abc_def_ghi 2024-10-5 16:50
[原创] 孩子都能学会的FPGA：第七课——UART增加奇偶校验位和参数化传递	chdaj58 2023-11-21	51968	sajes2013 2024-10-4 15:29
[求助] FPGA实现点数映射问题 - [悬赏 200 信元资产]	TUJzzz 2024-9-29	2486	chengkunjie 2024-10-2 23:15
[求助] verdi波形窗口数据显示如何显示位定点小数	live_不易 2024-4-25	41606	live_不易 2024-10-2 01:25
[求助] vcs编译选项的顺序问题	nullptr 2024-10-1	2520	nullptr 2024-10-1 18:05
[求助] create_clock中的clock_domain有什么作用？	xylimm 2024-9-30	1542	wide_road 2024-9-30 16:37
[求助] tsmc65nmDC综合问题求助 - [已解决]	atl 2024-9-24	3644	upsidedown 2024-9-29 15:02
[原创] HDLBits中文版，标准参考答案 \| 2 Verilog Language 2.2 Vectors	望森FPGA 2024-9-28	1705	ic886 2024-9-28 11:30
[原创] verilog自动例化程序和例子 ...2	willis2004 2019-2-8	187833	peter.zh 2024-9-27 23:25
[资料] PVT Controller Series 3plus (Incl. Serial Test Access) Design Specification	itzme 2021-12-7	42858	skyazure 2024-9-27 17:33
[原创] 异步复位同步释放	羽无芯 2021-1-1	42867	Cbright 2024-9-27 15:34
[原创] 关于AHB总线verilog代码实现（design篇） ...2 3 4 5 6..20	hbhbts 2013-12-5	191105697	ych634227759 2024-9-27 14:56
[求助] Intel Serial VID (SVID) Protocol Specification - [悬赏 500 信元资产]	frankreich 2024-4-29	2979	daviehj 2024-9-27 13:53
DC综合时出现时序警告不知如何改请大虾指教 ...2	amin2008 2008-5-23	105915	15971239608 2024-9-27 11:40
[求助] 求utmi+ level3的规范	dqwuf2008 2024-9-27	1543	puxiancheng 2024-9-27 11:28
[讨论] SNR、ENOB、DR、SNDR之间的关系，有木有分析得比较透彻的大神来解释解释啊？	艾克0928 2018-9-21	511022	纸鹤之何 2024-9-26 17:57
[原创] vivado2015.4 write project tcl 时出现fpga型号改变的问题	wide_road 2016-3-11	12587	zhangming325 2024-9-26 11:23
[讨论] DC综合时BLACK BOX的pin脚约束!!!! ...2	harejavahill 2012-11-28	109224	upsidedown 2024-9-25 12:34

1 ... 21 22 23 242526 27 28 29 ... 885 / 885 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30966|排名: 12

快速发帖

浏览过的版块

站长推荐 /2