EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31141|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 22 23 24 252627 28 29 30 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 综合的log里面显示时序违例优化到0了，但是report_timing还会报出-2ns的违例路径	2441697316 2024-12-20	0748	2441697316 2024-12-20 11:20
[求助] tetramax出patten之压缩逻辑 ...2 3	jinfeier 2024-12-17	252474	2596784844 2024-12-20 10:41
[其它] 南京芯博瑞电子科技有限公司，有所有进口的全品牌与全系列，价格合适，欢迎咨询	芯博瑞小管 2024-12-16	4886	芯博瑞小管 2024-12-20 08:58
[求助] DC逻辑综合时候怎么保留hierarchy，不让工具给flatten了 ...2	east1203 2019-5-6	1110306	SYSCLK_ERIC 2024-12-19 17:33
[求助] vcs DVE中如何显示fsm的状态值	yinsongzhu 2011-3-16	54927	renlai疯 2024-12-19 16:00
[求助] 请教verdi行间距	bujue 2022-9-5	63546	ty_xiumud 2024-12-19 14:44
[讨论] 目标是芯片架构工程师应该怎么努力	Yuki_IC 2024-12-17	31391	memcad 2024-12-18 22:44
[求助] HLS综合错误	sins17 2024-12-18	0658	sins17 2024-12-18 15:50
[求助] FPGA & RS232串口管脚分配疑问	时间在走人在变 2024-12-18	0665	时间在走人在变 2024-12-18 15:23
[原创] force赋值reg和wire的区别	atlandis 2012-5-8	53616	点灯小能手 2024-12-18 14:31
[求助] PDK的器件输出负载电容为0，dc max_capacitance违例	chenyipangyou 2024-4-2	21231	没事早点睡 2024-12-18 13:36
[讨论] 异步fifo设计中使用格雷码方案时时序约束问题 ...2	zhanghi 2010-11-15	1212681	统计局呵呵 2024-12-18 10:02
[求助] 综合怎么设置不进行时序优化，只做面积优化？	2441697316 2024-12-17	3698	harry_hust 2024-12-18 09:56
[求助] 求 smic 40 HV 的memory compiler	atlandis 2024-12-18	0533	atlandis 2024-12-18 09:07
[原创] 三个月开发NVMe IP不是梦	xidianuser 2024-12-6	31379	xianuser 2024-12-17 23:29
[求助] Verilog 打拍对齐	icecola 2024-12-10	51261	夏尔 2024-12-17 16:29
[求助] verilog中task的格式问题	Arthurjlin 2021-2-20	96640	love_ee 2024-12-17 15:26
[求助] NIC400 remap配置方法	Liang_Xiaoqian 2024-11-29	51201	时常在坑爹 2024-12-17 09:40
[求助] spyglass stopfile 和 ignorefile, stop和ignoredu什么区别	sducut 2023-11-17	42522	sducut 2024-12-17 09:32
[求助] 关于spygalss的warning，STARC05-1.3.1.3 ...2	eexng 2023-3-4	1311153	Hedtsssss 2024-12-16 22:40
[求助] vcs+xa混仿不收敛：warning：convergence failed for small step at xxx.xxxns. - [悬赏 100 信元资产]	931692159 2023-10-12	21940	931692159 2024-12-16 20:01
[求助] 求M52 相关资料	daxueliujisheng 2024-12-16	0556	daxueliujisheng 2024-12-16 16:20
[求助] 外部时钟初始态导致门控单元产生不定态，如何处理？	刘兴国 2024-12-12	81113	hxy2018 2024-12-16 14:31
dc综合出来的.area文件里的单位是什么？ ...2 3	sdwsh 2006-8-16	2228275	小兵# 2024-12-16 11:18
[讨论] 位宽的问题	scutlee 2024-12-11	2752	kk316 2024-12-15 21:24
[转贴] 数字FIR设计	gmei1981 2024-12-13	1982	Adam_ht 2024-12-15 18:42
[求助] 坛里的大侠，麻烦和谐一下quartus prime 19.1 standard	briank 2020-2-25	33735	minh123 2024-12-15 07:55
[原创] BT5.4 Release_Note	qianqian123 2024-1-20	61684	qianqian123 2024-12-15 00:12
[求助] VCS+Verdi仿真vivado工程 - [已解决]	QYiran 2024-10-30	61229	wangjunzl 2024-12-13 22:53
[原创] 一文让你轻松了解FPGA ...2	chdaj58 2023-11-10	101963	iekd111 2024-12-13 21:49
[转贴] diamond 破解license	tian10 2024-12-13	0865	tian10 2024-12-13 17:55
[原创] 针对sdf中timing check某些参数为负值及后仿时报vsim-3819 warning的分析	oceanwangchao 2021-3-2	84907	chiphomer 2024-12-13 17:41
[讨论] parameter可以这样定义吗？？	scutlee 2024-12-12	2697	flyger 2024-12-13 10:36
[原创] 中国高科技行业现状精华3 ...2 3 4 5 6..23	dodoee 2011-1-26	227107014	gavin99 2024-12-13 09:17
[求助] 跪求文档 dwc_ddr4_multiphy_pub_databook - [已解决]	sanshi623 2024-4-8	51851	lltmx1019 2024-12-12 09:30

1 ... 22 23 24 252627 28 29 30 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31141|排名: 12

快速发帖

浏览过的版块

站长推荐 /3