在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] xcelium仿真RISC-V运行函数printf embeddedkernal 2024-8-25 3801 embeddedkernal 2024-9-7 13:41
[求助] Formality卡在99 kvinkin 2024-9-3 11333 my2817 2024-9-7 12:34
[求助] fork join的仿真问题 nullptr 2024-9-5 41756 nullptr 2024-9-6 18:00
[讨论] 请教关于数字IC工作频率的问题 Vincent9794 2024-8-20 11564 mailforreg1 2024-9-6 17:22
[求助] 求:非阻塞赋值没有延时或只有半个周期延时,这是什么原因造成的? attachment  ...2 1027199631 2017-3-18 105548 苦学僧 2024-9-6 16:11
[求助] ASIC和FPGA设计中Verilog语言风格的区别 新人帖 jinghew0 2024-8-31 52270 jinghew0 2024-9-6 16:02
[求助] 请各位大佬看看这个sdf反标得错误是啥原因! attach_img liujw23 2024-9-6 43143 liujw23 2024-9-6 13:50
[资料] 新一代高效视频编解码H265/HEVC原理、标准与实现 attachment  ...234 running13 2020-3-6 3718414 wythelin 2024-9-6 11:36
[求助] 后仿waive掉时序违例后是如何采样的? 新人帖 BranJiang 2024-9-5 21560 mikyli 2024-9-6 10:47
[讨论] 关于奇数分频50%占空比的分频器的SDC时钟约束 任大大 2024-8-21 62530 Blando 2024-9-6 10:09
[原创] 相同电路,结构参数都相同,cadence版本相同,不同电脑仿真结果不一样。 lhd918 2024-9-5 82671 Shiroihane 2024-9-6 09:43
[招聘] 知名IP 公司 -sram设计 15821990611 2024-9-5 11592 jiangnaner 2024-9-5 20:46
[求助] SPIslave,使用spi时钟处理和使用内部高速时钟采数,优缺点分别是什么? interfacer 2024-9-5 01149 interfacer 2024-9-5 17:37
悬赏 [求助] Synopsys DC area report Net Interconnect area出现undefined - [已解决] attach_img ssexpo1046 2024-3-8 42853 qiang_he 2024-9-5 16:38
[招聘] 存储芯猎-存储核心研发岗位 新人帖 15821990611 2024-9-5 11383 jiangnaner 2024-9-5 16:07
[求助] 请教综合时遇到的Warning分析 attach_img 刺猬精灵 2016-4-12 23192 Patrick0809 2024-9-5 14:06
[求助] 请大佬们解答 RFICxiaocai 2024-9-5 11250 RFICxiaocai 2024-9-5 12:55
[求助] 单bit信号控制输出二或四分频的实现方法问题 attach_img IC牛马 2024-9-4 01279 IC牛马 2024-9-4 23:31
[原创] VCS与Vivado仿真差异问题 新人帖 mrpp 2023-9-7 53249 lolina 2024-9-4 19:27
[求助] AHB窄带传输 dreamer21 2024-9-1 21561 lolina 2024-9-4 19:23
[讨论] clk mux怎么约束  ...2 scutlee 2024-8-15 123172 lolina 2024-9-4 19:20
[讨论] 去公司做了几年技术,你在这几年学到的技术是不是属于你自己的? attach_img dodoee 2024-9-3 21717 alienwarexie 2024-9-4 16:36
[求助] Synopsys DC工艺库的使用 新人帖 安大卢小帅 2024-2-26 31629 qiang_he 2024-9-4 16:14
悬赏 [求助] dc综合 tri - [悬赏 200 信元资产] LLLHY123123 2024-5-15 91010 潇洒的蛋壳Chris 2024-9-4 13:57
[求助] 直流应力对延时的影响 wu_bo 2024-9-3 21179 wu_bo 2024-9-4 12:02
[求助] 自己用booth算法+华莱士树写乘法器是不是大概率不如dw自带的? 薛定谔的青蛙 2024-7-23 5823 upsidedown 2024-9-4 11:24
[求助] 求一下IIC的SCL pin和SDA pin的DC约束怎么下,谢谢各位大佬 新人帖 凌风 2024-9-3 01169 凌风 2024-9-3 16:16
[讨论] 通过分频产生的时钟能不能视为同步时钟  ...2 scutlee 2024-8-7 101080 upsidedown 2024-9-3 15:44
[讨论] 怎么把所有parametr放到同一个文件中?? scutlee 2024-8-26 3510 upsidedown 2024-9-3 15:35
[讨论] 如果用到时钟的下降沿会有什么影响??? scutlee 2024-4-10 91503 upsidedown 2024-9-3 15:22
[讨论] 可以用clock来做一些逻辑吗?? scutlee 2024-8-9 6624 upsidedown 2024-9-3 15:11
[求助] 请问High-Performance Simulation Option无法打开的原因 调皮捣蛋 2023-4-12 11512 leonard30 2024-9-3 08:11
[其它] Stratix V FPGA闲置出售,咨询即送5G F-OFDM的verilog和matlab代码!! attachment  ...23456..12 myCollins 2016-1-8 11537432 15007001012 2024-9-2 19:16
[求助] 仿真器疑问 纸鸢Ame 2024-9-2 0391 纸鸢Ame 2024-9-2 16:51
[求助] AHB的slice dreamer21 2024-9-2 0450 dreamer21 2024-9-2 16:38
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-12 17:10 , Processed in 0.020224 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块