在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[转贴] axi协议 attach_img 羽无芯 2021-3-31 35249 绅士呵呵 2024-10-24 17:29
[求助] 求台积28 MC2 下载方式和license attach_img yangkaiqi 2021-12-20 82980 ipex 2024-10-24 17:07
[求助] 求教DEMOS和LDMOS的工作原理 attachment  ...23456 seuzhangrui 2013-9-1 5446201 hector 2024-10-24 16:58
[求助] formality对同一份rtl前后分析成两种不等价的电路 attach_img cyannn 2024-10-24 1489 cyannn 2024-10-24 16:45
[求助] Warning: Power state of driver pin u_ctrl/dout1_reg/Q (related supply net (VDD12G,VSS)) is less always on or unrelate... yuming_ziyi 2023-1-26 11846 ICykz 2024-10-24 15:36
[求助] conformal比较失败之后如何调出原理图对比debug lolina 2024-10-24 0724 lolina 2024-10-24 14:48
[求助] 求助:design timing summary中出现N/A怎么办 新人帖 attach_img Lizi_ 2024-10-22 2873 Lizi_ 2024-10-24 14:28
悬赏 [求助] 求助一下有没有活跃的数字IC设计交流群,小白想进去学习学习 新人帖 - [悬赏 10 信元资产] fu_yang 2024-10-21 71283 upsidedown 2024-10-24 13:40
悬赏 [求助] 问下各位大佬,这个会有风险么,是不是属于异步路径,需要加到notiming_check中 - [已解决] attach_img limeng961010 2024-10-22 3922 limeng961010 2024-10-24 09:49
悬赏 [求助] 数字ic设计怎么进行自我提高 - [悬赏 5 信元资产]  ...2 混合江小白 2023-9-10 173641 ymz615 2024-10-23 15:29
[求助] DCT综合net interconnect area依旧是undefined 吕归尘 2024-10-23 3718 nirvana_pear 2024-10-23 10:16
[讨论] 两个250位的数想加能一拍算出结果不 scutlee 2024-10-21 6910 liuguangxi 2024-10-22 18:12
[求助] 请问这个环形电路发生震荡是什么原因,以及如何解决呢 新人帖 attach_img 青岚 2024-10-18 1826 ilmkduse 2024-10-22 16:33
悬赏 [求助] 标准单元库各文件在不同阶段分别被调用哪些文件 - [悬赏 10 信元资产] lurenjie123 2024-10-21 1846 hxy2018 2024-10-22 15:07
[求助] cadence中verilog生成symbol时多位输出的pin wangbowen1995 2017-12-15 95095 BewhY 2024-10-22 12:44
悬赏 [求助] tessent -shell的mbist没有生成测试电路 - [已解决] Mark_Iain 2024-8-23 51105 daviehj 2024-10-22 08:09
[求助] Verilog补码乘法  ...23 2441697316 2024-9-24 263702 liuguangxi 2024-10-21 17:02
悬赏 [求助] 故障处理单元FCCU应用求助 - [悬赏 100 信元资产] 点灯小能手 2024-8-8 51079 点灯小能手 2024-10-21 17:00
[讨论] 关于逻辑电路不同写法的功耗。 scutlee 2024-4-25 11058 wufeng233 2024-10-21 15:29
[求助] 求购logicbricks logiVIEW ip linuxsina 2024-2-22 11176 tinytera 2024-10-21 11:54
[求助] 关于测量建立时间的一些疑问 attach_img 墨水章鱼 2024-10-20 01011 墨水章鱼 2024-10-20 22:09
[求助] 数字前端综合的一些问题 attach_img 你吃不吃火锅 2024-10-16 31360 goaheadxxt 2024-10-18 16:44
[原创] faraday的SRAM引脚功能?TMCK DVSE DVS attach_img 四十五度向下 2024-10-18 0622 四十五度向下 2024-10-18 16:16
[求助] spyglass fatal 求助大佬指教! 新人帖 FinnIC 2023-12-26 42221 jilinwjx 2024-10-18 15:56
[求助] STA setup/hold violation:clock network delay引起  ...2 Patrick0809 2024-10-16 121921 upsidedown 2024-10-18 15:42
[原创] Altera项目移植到Xilinx任务 新人帖 xuyangfirst 2024-10-15 1848 zjwsh001 2024-10-18 10:32
[求助] SRAM的write through 和 write assit是什么意思? attach_img 四十五度向下 2024-10-17 21007 四十五度向下 2024-10-18 09:35
请教一下DC中target_library和link_library的区别?  ...234 craftfox 2004-9-8 3526346 日晨难再 2024-10-18 00:16
[求助] 插值 cic 输出低频噪声很高 attach_img 遇见爱0107 2024-10-17 0584 遇见爱0107 2024-10-17 17:47
[求助] 五级反相器环振,占空比为什么这么不好看,有没有解决办法 IC_Ezreal 2023-8-28 21567 lanely 2024-10-17 17:18
[求助] DC编译中的design rule cost 追天鹅的青蛙 2010-11-13 511552 胡了 2024-10-17 15:57
[求助] CRC 计算问题 新人帖 ann倩 2024-10-15 4724 ann倩 2024-10-17 13:51
悬赏 [求助] conformal 设置哪些点不去verify 的命令是啥 - [已解决] shangyuanbo 2024-10-17 1648 温柔阴影 2024-10-17 11:01
[求助] 为啥我在cadence617中写的verilog生成不了symbol 新人帖 attach_img infinity233 2024-10-15 2820 infinity233 2024-10-16 19:33
[讨论] AXI 4的Non-modifiable transactions 硅下亡魂 2024-10-11 2673 硅下亡魂 2024-10-16 16:59
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-28 10:37 , Processed in 0.026626 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块