EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31141|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 27 28 29 303132 33 34 35 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] or1200 CPU开源代码及quartus II工程	Jerry张 2017-10-12	63223	davie_huang 2024-11-2 21:01
[资料] FPGA入门资料	John8023 2016-9-24	34340	RSTZYP 2024-11-2 15:14
[讨论] 2024年半导体行业薪酬报告分享	芯电图 2024-11-2	01029	芯电图 2024-11-2 12:03
[原创] 推荐！！FPGA定位问题系列视频教程详解	xuehua_12 2017-6-12	12307	fengkai9726 2024-11-1 16:50
[求助] spyglass power 相关疑问	cyannn 2024-11-1	0654	cyannn 2024-11-1 13:39
[求助] 综合相关的一个问题	lurenjie123 2024-10-31	6960	liuguangxi 2024-11-1 10:21
[求助] 求IEEE paper	kk2009 2024-2-7	81541	Nouins 2024-11-1 09:37
[求助] 求paper	kk2009 2024-3-12	41591	igolaps 2024-10-31 17:09
[求助] 实现根据掩码选择数据输出	nullptr 2024-10-29	3936	robertlee2014 2024-10-31 16:36
[讨论] 250个250bit的数相加	scutlee 2024-10-28	5926	robertlee2014 2024-10-31 16:24
[求助] fork join语法问题	nullptr 2024-10-27	51071	nullptr 2024-10-31 16:20
[求助] 关于双边沿采样的constraint 问题	tyronechyi 2024-10-25	61222	ljianlin 2024-10-31 16:08
[讨论] required transition违例	scutlee 2024-10-31	3802	hzhou 2024-10-31 15:33
[讨论] 1GHz 1ns能完成两个250bit数的相加吗	scutlee 2024-10-28	81087	liuguangxi 2024-10-31 09:17
[求助] AMBA AHB-Lite中解码器的实现是纯组合逻辑吗？	日晨难再 2024-10-30	1770	2ki 2024-10-31 08:46
[求助] DFTC串chain疑问	jinfeier 2024-10-30	0562	jinfeier 2024-10-30 17:17
[求助] spf中一些参数的含义什么意思	jinfeier 2024-10-29	21160	jinfeier 2024-10-30 17:13
[求助] 既然有designware，为何要自己设计乘法器 ...2	hazzm02 2014-4-22	1613783	scutlee 2024-10-30 15:24
[求助] ARP一个字节被接收为两个且顺序相反 - [悬赏 50 信元资产]	The-Maxwell 2024-10-30	0689	The-Maxwell 2024-10-30 14:48
[求助] vcs后仿真中怎么快速找出网表中的跨时钟域的第一级器件屏蔽 ...2	easonjake333 2024-10-29	101495	easonjake333 2024-10-30 14:15
[求助] 关于group_path	cyannn 2024-10-30	0581	cyannn 2024-10-30 13:41
[求助] 什么时候会用到set_isolate_ports	cyannn 2024-10-30	0575	cyannn 2024-10-30 11:39
[求助] Linux下gcc编译不出MLA指令	2441697316 2024-10-30	0758	2441697316 2024-10-30 11:04
[求助] 为啥我在quartus和modelsim联仿时，中间变量的波形显示不出来，该怎么解决？	Sweetlov3 2024-10-29	11194	Sweetlov3 2024-10-30 10:36
[求助] 请教，为什么DC综合后的时序报告会有这么多的warning，应该怎么改脚本，谢谢 ...2	tbag12345 2010-9-3	1311135	心海的一滴泪 2024-10-29 22:07
[求助] synopsys vcs 2018 仿真xiilinx原语mult_macro时序不对问题	weizhl08 2022-2-28	22356	ic886 2024-10-29 20:35
[求助] 有个跨时钟域的verilog问题，求助 - [悬赏 20 信元资产]	weizhl08 2024-10-29	0866	weizhl08 2024-10-29 17:54
[资料] Verilog中if,case语句造成锁存器的情况及assign语法优势	羽无芯 2021-2-1	45912	upsidedown 2024-10-28 10:34
[讨论] 为什么各类芯片里的可寻址寄存器的数据位宽一般设计为8、16、32？	libo123 2024-10-26	21028	upsidedown 2024-10-28 10:32
[招聘] 某研究院-上海闵行	15821990611 2024-9-5	11829	xiaoan109 2024-10-27 15:04
[求助] spyglass 可以指定自定义的clock gating cell 吗？	秋水有恒 2021-7-12	12409	零星大雨 2024-10-26 22:09
[求助] 同步双端口sram同时对一个地址读写	gentlemanmei 2017-6-28	87604	siriux 2024-10-26 02:53
[求助] 请假大侠，Altera FPGA 内部复位信号如何进行全局复位？	billzhou06 2012-9-11	65296	FPGA小宇 2024-10-25 17:58
[资料] 一份挺好的SystemC资料，供大家人们学习（2）	狗鹏子 2024-10-25	1827	flyskyseu 2024-10-25 15:33
[资料] 一份挺好的SystemC资料，供大家人们学习（1）	狗鹏子 2024-10-25	1725	flyskyseu 2024-10-25 15:32

1 ... 27 28 29 303132 33 34 35 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31141|排名: 12

快速发帖

浏览过的版块

站长推荐 /3