数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31329|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 27 28 29 303132 33 34 35 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求一份完整的40nmll工艺的PDK，需要包含IO，Memory等foundationIP。 - [悬赏 500 信元资产]	iankim33 2025-1-23	31450	levan000 2025-1-25 19:37
[求助] vivado时序分析 ...2	IC.Michael 2019-3-5	177701	xiaoxiaohe 2025-1-25 08:03
[求助] BitCoin工程是指什么？	木木夕MMX 2021-11-15	12571	ILvM 2025-1-25 00:39
[原创] 双端sram的dout输出一直为0	jb-icer 2025-1-23	81442	jb-icer 2025-1-24 18:38
[求助] pcie pipe接口位宽转换	iter_1 2020-6-8	84232	lujunfeng111 2025-1-24 15:06
[讨论] 为什么我的系统改一个微小的地方，fpga输出就不稳定，	hzwit 2025-1-24	1927	A1985 2025-1-24 14:19
[求助] smic的memory输出Q端一直为x态，然后QP端口一直为z态	SGengiant 2023-10-26	31852	linux1299 2025-1-23 17:45
[求助] RTL VS netlist formality constant reg	ali_sun 2024-11-11	21183	ali_sun 2025-1-23 16:53
[原创] verdi突然崩溃，求帮助	atlandis 2017-11-17	56854	zhuchao1016 2025-1-23 14:09
[资料] EDA资源	tanjunjiang 2019-12-19	84837	yykglv 2025-1-23 10:08
[求助] spyglass进行语法检测时，有何办法将多种参数配置均兼顾到？	牛奶咖啡dzd 2025-1-22	1758	A1985 2025-1-22 16:46
[原创] vc spyglass	lyoovue 2023-3-8	53150	idsandx 2025-1-22 11:54
[求助] 如何检查工程中的时序逻辑有没有同步复位	陆宝毅 2025-1-22	2678	daodaier 2025-1-22 11:15
[原创] 求购数字IP-智能网卡相关RSS IP	supermanqc 2025-1-21	0682	supermanqc 2025-1-21 23:14
[讨论] ZYNQ仿真-PS+PL侧全仿如何开展？ ...2	hansmmm 2017-11-28	1010997	murphy522 2025-1-21 15:22
[求助] 这里有承接数字IC verilog设计的嘛？	orientview 2025-1-19	2965	Patrick0809 2025-1-20 15:42
[求助] spygalss和dc对三态门使能的warning	Patrick0809 2025-1-16	2928	Patrick0809 2025-1-20 09:53
[求助] 22nm工艺下，可以做一个4GHz的分频器吗？	orientview 2025-1-12	2848	gmei1981 2025-1-20 09:50
[求助] 有没有人知道怎么从Verdi中导出工程的Filelist？	shiluo9 2024-8-27	51735	gmei1981 2025-1-20 09:47
[求助] 扫描使能信号(scan_enable)是异步信号还是同步信号？为什么它对时钟偏差不敏感？	日晨难再 2024-12-27	4918	gmei1981 2025-1-20 09:37
[求助] 求DWBB ip	tangsqai 2025-1-18	0710	tangsqai 2025-1-18 11:41
[求助] 美光 SPI FLASH仿真模型 ...2 3	sss08_leon 2014-7-9	2619602	bennychuang 2025-1-17 18:53
[讨论] 一个sv assertion的写法	zzczx 2016-9-20	94154	AnswerLJ 2025-1-17 18:03
[求助] sdc的这三行，是什么意思啊？	orientview 2025-1-6	91657	nqq03 2025-1-17 15:42
[招聘] 服务器芯片架构，实现，验证工程师急招	alex_fang2010 2025-1-17	0850	alex_fang2010 2025-1-17 11:17
[求助] verilog里面的逻辑非运算符！在电路里面会综合成一个反相器吗？	orientview 2025-1-12	2868	Holtek12 2025-1-16 23:41
[解决] 关于Design Compiler 输出指定版本sdf文件	shawnmicheals 2022-8-1	43306	shawnmicheals 2025-1-16 21:53
[求助] negedge是从高电平到低电平 ...2	orientview 2025-1-15	101537	zhanweisu33 2025-1-16 19:38
[求助] 请问AMD招聘应届是在什么时间段呀？	Darnew 2025-1-16	0836	Darnew 2025-1-16 18:41
[原创] 为Java在SystemVerilog中的原配地位正身 ...2	chlalex 2013-4-5	179813	jiaofufu 2025-1-16 15:48
[求助] 求tmsc5和tmsc7的全套工艺库	lxtx603 2025-1-16	0896	lxtx603 2025-1-16 14:19
[转贴] 芯片tapeout之前都需要检查什么	gmei1981 2025-1-10	1971	rvisk 2025-1-16 13:43
[求助] verilog怎么实现f(x)=e^(-1/x)运算？	helimpopo 2025-1-16	21073	liuguangxi 2025-1-16 13:14
[原创] 璞致PZ7010/7020/7015/7035/7045/7100平台合集	yuanguangyi 2020-10-20	05172	yuanguangyi 2025-1-15 14:12
[求助] 后仿真tie住信号变高阻问题 - [已解决]	张奇 2025-1-13	31205	张奇 2025-1-15 11:24

1 ... 27 28 29 303132 33 34 35 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31329|排名: 8

快速发帖

浏览过的版块

站长推荐 /1