数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31328|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 30 31 32 333435 36 37 38 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] modelsim添加的文件无法编译	chris3_chen 2024-12-23	21442	chris3_chen 2024-12-26 11:59
[讨论] set_multicycle_path会不会存在亚稳态问题？？ ...2 3	Anturze 2024-12-23	202914	Challensys 2024-12-26 11:23
[求助] DC综合时插入门控时钟需不需要制定具体是哪个时钟啊	ZHZIC 2020-10-20	94358	cp1995 2024-12-26 09:54
[求助] XILINX 的USB IP 有谁用过吗？是不是要付费的啊？ ...2	hongyijia13 2014-1-12	1717434	gdutchen 2024-12-25 15:38
[原创] arm-cortex-a78 架构	NeverLazyThu 2022-4-10	74421	yang0694 2024-12-25 09:40
[转贴] 时钟切换电路	peter861021 2019-7-14	28280	Min_Johnson 2024-12-25 09:35
[求助] ARM-SOCRATES 中Nic400配置的问题 - [悬赏 500 信元资产]	Liang_Xiaoqian 2024-1-30	54001	IC.Michael 2024-12-24 20:25
[求助] 镁光LPDDR5的register model后门写访问如何实现？	张江IC侠 2023-3-15	22684	Surmullet 2024-12-24 16:57
[求助] 请教PTPX的使用问题 ...2	zhaokang233 2013-1-6	1711849	kevon_kk 2024-12-23 17:39
[资料] ic前端几本经典书籍（经典中的经典）分享 ...2 3 4 5 6..15	329879762 2019-1-7	14559661	chiphomer 2024-12-23 15:23
[原创] ARM架构参考手册ARM V9 ...2	NeverLazyThu 2022-4-10	135872	zhou19891227 2024-12-23 09:30
[原创] 从D触发器的逻辑结构说明建立时间和保持时间精华1 ...2 3 4 5 6	挂在天边的鱼 2011-9-28	5648603	skahill 2024-12-22 11:38
[求助] 求助FP16乘法器设计问题	烈烈风中 2024-7-23	62267	lyleshao 2024-12-22 03:23
[求助] Xilinx的DDS IP核的RTL代码，一般从哪可以得到？ ...2	helimpopo 2024-11-13	111798	helimpopo 2024-12-20 20:41
[求助] 关于12nm工艺下的1R1W SRAM选择	sunbox98 2024-8-4	52594	sunbox98 2024-12-20 18:56
[求助] 为什么PR后的时序会好于DC后？	LQY2000 2024-12-18	81679	LQY2000 2024-12-20 17:18
[求助] 除了mcdf，还有什么项目适合入门uvm验证	tenandseven 2023-3-20	32834	jiangnaner 2024-12-20 16:49
[转贴] 定点数与截位	gmei1981 2024-12-19	21576	gmei1981 2024-12-20 13:53
[求助] 综合的log里面显示时序违例优化到0了，但是report_timing还会报出-2ns的违例路径	2441697316 2024-12-20	0904	2441697316 2024-12-20 11:20
[求助] tetramax出patten之压缩逻辑 ...2 3	jinfeier 2024-12-17	253134	2596784844 2024-12-20 10:41
[其它] 南京芯博瑞电子科技有限公司，有所有进口的全品牌与全系列，价格合适，欢迎咨询	芯博瑞小管 2024-12-16	41098	芯博瑞小管 2024-12-20 08:58
[求助] DC逻辑综合时候怎么保留hierarchy，不让工具给flatten了 ...2	east1203 2019-5-6	1111177	SYSCLK_ERIC 2024-12-19 17:33
[求助] vcs DVE中如何显示fsm的状态值	yinsongzhu 2011-3-16	55248	renlai疯 2024-12-19 16:00
[求助] 请教verdi行间距	bujue 2022-9-5	63924	ty_xiumud 2024-12-19 14:44
[讨论] 目标是芯片架构工程师应该怎么努力	Yuki_IC 2024-12-17	31658	memcad 2024-12-18 22:44
[求助] HLS综合错误	sins17 2024-12-18	0851	sins17 2024-12-18 15:50
[求助] FPGA & RS232串口管脚分配疑问	时间在走人在变 2024-12-18	0882	时间在走人在变 2024-12-18 15:23
[原创] force赋值reg和wire的区别	atlandis 2012-5-8	53828	点灯小能手 2024-12-18 14:31
[求助] PDK的器件输出负载电容为0，dc max_capacitance违例	chenyipangyou 2024-4-2	21468	没事早点睡 2024-12-18 13:36
[讨论] 异步fifo设计中使用格雷码方案时时序约束问题 ...2	zhanghi 2010-11-15	1213199	统计局呵呵 2024-12-18 10:02
[求助] 综合怎么设置不进行时序优化，只做面积优化？	2441697316 2024-12-17	3888	harry_hust 2024-12-18 09:56
[求助] 求 smic 40 HV 的memory compiler	atlandis 2024-12-18	0700	atlandis 2024-12-18 09:07
[原创] 三个月开发NVMe IP不是梦	xidianuser 2024-12-6	31814	xianuser 2024-12-17 23:29
[求助] Verilog 打拍对齐	icecola 2024-12-10	51487	夏尔 2024-12-17 16:29
[求助] verilog中task的格式问题	Arthurjlin 2021-2-20	97037	love_ee 2024-12-17 15:26

1 ... 30 31 32 333435 36 37 38 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31328|排名: 8

快速发帖

浏览过的版块

站长推荐 /1