EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31142|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 30 31 32 333435 36 37 38 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[转贴] FPGA 中的有符号数乘法	leonhao 2020-2-16	23377	dqwuf2008 2024-10-12 09:53
[原创] 这个项目就是当时的总监说打算几个月做出来的	dodoee 2024-1-14	21943	Fanny6056 2024-10-11 20:09
[求助] 求助一下大家关于VC LP工具的使用问题	创芯101 2024-1-29	31723	Fanny6056 2024-10-11 20:05
[求助] 电子烟芯片数字设计	lyoureye 2024-2-2	31754	Fanny6056 2024-10-11 20:02
[求助] sdf 反标	fangwang85 2024-9-27	11283	lolina 2024-10-11 17:14
[求助] 如何解决GENUS中未约束的异步复位端口问题？ - [悬赏 1000 信元资产]	xylimm 2024-9-3	103016	lolina 2024-10-11 17:10
[求助] 求DW DMAC IP	WLZY 2024-9-9	21103	ip_qq3010583137 2024-10-11 17:09
[求助] 求dw iip .run解密软件及方法，可买可换	WLZY 2024-9-21	41089	ip_qq3010583137 2024-10-11 17:03
[原创] 孩子都能学会的FPGA：第十课——UART通信增加CRC校验	chdaj58 2023-11-29	22041	sajes2013 2024-10-11 16:33
[求助] DC综合时出现timg loop警告，紧急求助.... - [悬赏 300 信元资产] ...2 3	15971239608 2024-9-27	212337	upsidedown 2024-10-11 16:07
[原创] 孩子都能学会的FPGA：第八课——状态机	chdaj58 2023-11-22	33118	sajes2013 2024-10-11 15:27
[求助] spyglass可以自定义lint规则吗	snq31418 2024-10-11	1716	upsidedown 2024-10-11 13:51
[求助] 自己用Xilinx FPGA做SATA IP的疑问？？！ ...2 3	lzl19860420 2011-11-25	2417029	davie_huang 2024-10-10 23:13
[求助] 有大佬有 spyglass 2019 的power文档吗？	comeon_lsl1 2024-9-27	1716	aystabc 2024-10-10 18:12
[求助] 数字反向电路更换库疑问	jinfeier 2024-10-10	1863	zero_0 2024-10-10 17:47
[讨论] 做好了FPGA bitfile	scutlee 2024-8-23	51024	zjwsh001 2024-10-10 15:40
[求助] modelsim无法仿真的问题 ...2	lynker 2020-5-29	1523163	小s 2024-10-10 13:24
[求助] TDC求助！！！在做TDC时，对于得出的准温度计码怎样进行转化成二进制码呀？？？？？	oceanlee 2015-10-10	65499	Akitosan 2024-10-9 20:42
[求助] modelsim综合时出现error但没有具体原因	Yuki_IC 2024-10-4	2724	Yuki_IC 2024-10-9 18:59
[原创] Disassembly on ARM designstart simulation	lincons 2021-9-17	62818	jackwei1987 2024-10-9 17:36
[求助] vc spyglass restore session后verdi无法显示path	corinwjx 2024-9-28	1898	hzmscut 2024-10-9 17:12
[求助] 负载能力和驱动能力的区别？？ ...2	ajuehe2013 2013-1-13	1119807	lvnanll 2024-10-9 15:56
[原创] Linux：Lab04 - Introduction to Mentor Graphics HDL Designer software	dreamer180 2019-10-20	53179	skahill 2024-10-9 14:47
[求助] spyglass如何lint检查wire未定义错误	fascinate_lyd 2023-4-3	21296	upsidedown 2024-10-9 10:39
[原创] 请教多时钟综合的设置 ...2 3	tntdog 2012-7-12	2121288	PYGH 2024-10-8 15:50
[求助] 同步时钟切换需要使用glitch free mux吗	sktwo 2024-9-9	51474	魏凯 2024-10-8 11:40
[求助] tessent mbist仿真的问题	zhaoqingyi13 2023-9-19	61686	qingru 2024-10-8 11:14
[资料] 经典书籍：计算机体系结构量化研究方法英文版 ...2	orange1234 2019-4-3	197029	abc_def_ghi 2024-10-5 16:50
[原创] 孩子都能学会的FPGA：第七课——UART增加奇偶校验位和参数化传递	chdaj58 2023-11-21	52571	sajes2013 2024-10-4 15:29
[求助] FPGA实现点数映射问题 - [悬赏 200 信元资产]	TUJzzz 2024-9-29	2711	chengkunjie 2024-10-2 23:15
[求助] verdi波形窗口数据显示如何显示位定点小数	live_不易 2024-4-25	42187	live_不易 2024-10-2 01:25
[求助] vcs编译选项的顺序问题	nullptr 2024-10-1	2747	nullptr 2024-10-1 18:05
[求助] create_clock中的clock_domain有什么作用？	xylimm 2024-9-30	1825	wide_road 2024-9-30 16:37
[求助] tsmc65nmDC综合问题求助 - [已解决]	atl 2024-9-24	31012	upsidedown 2024-9-29 15:02
[原创] HDLBits中文版，标准参考答案 \| 2 Verilog Language 2.2 Vectors	望森FPGA 2024-9-28	11043	ic886 2024-9-28 11:30

1 ... 30 31 32 333435 36 37 38 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31142|排名: 12

快速发帖

浏览过的版块

站长推荐 /3