在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 641|回复: 5

[求助] 形式验证-Formality

[复制链接]
发表于 2024-9-26 15:05:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近一次线下面试,我投的是数字IC设计,结果面试官问我什么情况下使用形式验证,我脱口而出”为了检验综合后的网表和RTL文件功能是否一致的时候“,结果他直摇头,说除了这个检验功能,还有什么用。我直接懵了,事后也在网上搜了一下,也没找到形式验证第二个作用,求各位佬解惑
发表于 2024-9-26 19:37:56 | 显示全部楼层
post-layout netlist compare with RTL
发表于 2024-9-26 19:38:43 | 显示全部楼层
Manual ECO, check RTL and netlist match
发表于 2024-10-17 11:14:56 | 显示全部楼层
和设计相关的形式验证应该是功能验证,jaspergold,vcformal之类的
发表于 2024-12-27 00:58:53 | 显示全部楼层
Formal verification is more than just a logic equivalence checking. Many other issues might be found out with formal verification tools, such as CDC/RDC issues and so on
发表于 2024-12-27 10:53:04 | 显示全部楼层
对设计的改动基本都可做一致性验证,rtl vs nls ,pre nls vs post nls ,eco改动,乃至插入scan或者mbist前后都可以做一致性验证保证逻辑一致性。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-24 02:52 , Processed in 0.027693 second(s), 19 queries , Gzip On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表