FPGA验证（pipe）pcie

lujigua

最近新接受一个soc项目的fpga验证，现在想验证pcie，观察代码发现rtl实现了pcie除了PHY以外的其他功能，但是板子上提供了一个完整的pcie。现在想讲rtl链接到phy的pipe端来验证rtl，但是开发板提供的是PHY端的串行差分信号之类等，现在完全没有头绪了，求大哥们帮忙指点下

lujigua

自己顶一个

carney

我也顶一个！！

altharsli

，，

Lenv123

你这个是说自己实现了一个pcie控制器，类似于xilinx里面pcie硬核？

eric1810

fpga ip定制时，只定制pcie phy就好了。 注意pipe口的位宽匹配是否一致，否则还需要转接一下。