数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30172|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 34 35 36 373839 40 41 42 ... 863 / 863 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 【求助】圈内大佬，有谁有破解对abby finereader安装包啊	wangli_peking 2023-7-12	0489	wangli_peking 2023-7-12 19:27
[求助] scala 语法	肉肉 2023-7-12	1601	轩辕志瑜 2023-7-12 19:20
[讨论] 两种钟控反相器的实现方式之比较	TOPEEP108 2023-6-24	2978	TOPEEP108 2023-7-12 16:33
[原创] 抽取滤波器设计	matlab5000 2023-7-3	3755	intern7 2023-7-12 15:33
[转贴] visio waveform	V-V 2023-7-5	3783	intern7 2023-7-12 15:31
[讨论] 公司买了synopsys DDR PHY的IP，不会用呢 ...2	scutlee 2023-7-8	111757	zx7504081 2023-7-12 15:18
[求助] 求IEC-TR-62380-2004文档	fhy420462303 2023-7-12	0553	fhy420462303 2023-7-12 10:58
[资料] 700+数字电路IP，总有你需要的	n597189116 2023-3-31	51608	n597189116 2023-7-12 09:09
[招聘] 【内推+高薪福利好】合肥康芯威存储技术有限公司内推	einkingyw 2023-6-29	1874	小狼开饭 2023-7-11 17:36
[求助] AXI的读交织是有规律的吗	modoalos 2023-7-10	0538	modoalos 2023-7-10 20:01
[资料] ISCAS'89，iscas89,集成电路89基准电路（verilog,vhdl） ...2 3	253577147 2016-4-6	259067	sdcxx 2023-7-10 15:43
[原创] 提供各类芯片设计IP与验证IP	华芯集成 2023-7-10	0688	华芯集成 2023-7-10 14:25
[求助] 数字ic入门项目	J1angX1nbo 2023-7-7	5848	J1angX1nbo 2023-7-9 22:22
[求助] linux安装modelsim报错，如何解决	devindang 2023-7-8	0513	devindang 2023-7-8 19:10
[求助] FPGA里面clk_wiz产生的整数倍频率的时钟，是同源时钟还是异步时钟？	helimpopo 2023-7-8	0563	helimpopo 2023-7-8 09:03
[求助] verilog关于负数的一个问题	stonechao 2023-7-6	7714	767781537 2023-7-7 18:05
[求助] Questa Sim仿真波形出现白色不连续的虚线，不明白表示什么意思	Outerman2000 2023-7-7	0603	Outerman2000 2023-7-7 17:51
[原创] vivado生成block memory，FPGA资源不足时是否会自动转成distributed memory?	fendate 2023-7-6	3602	拾冠 2023-7-7 15:59
[求助] axi dma如果想支持读交织的话，应该怎么操作？【已解决】	modoalos 2023-7-5	6717	modoalos 2023-7-7 14:22
[求助] 求助，有人知道这个tcbn90ghptc.db 90nm的库吗 ...2	hancheng1166 2014-3-3	104529	live_不易 2023-7-7 00:10
[求助] synopsys coretool使用的问题	songzijian87 2018-8-2	87600	qiujian333 2023-7-6 22:18
[原创] Xilinx & Altera Synopsys 加密IP 还原出源代码	wxwangyan 2017-2-7	85839	gxmicro 2023-7-6 11:35
[原创] 用Python设计芯片的一些资料	phenixsong 2023-6-30	2774	xiaoyezi111 2023-7-5 15:03
[求助] 【求助】verdi上快速跳转查看代码快的捷操作	青阳尘 2023-7-4	0611	青阳尘 2023-7-4 09:49
[原创] 用FPGA如何实现low power(upf)设计啊？ ...2	ironszark 2010-7-3	113795	tangxianhong123 2023-7-3 20:17
[求助] 数模混合电路的版图设计	白鲸挺可爱 2023-7-3	0667	白鲸挺可爱 2023-7-3 17:40
[原创] I2C 频率不准问题的解决过程 ...2	atomdust 2016-3-23	127981	pwu 2023-7-3 11:20
[求助] 某一时钟clk和它的二分频clk_div2之间怎么互相切换	从这一刻信仰 2016-4-4	65882	767781537 2023-7-3 10:55
[求助] axi/ahb的wrap类型的应用场景	caren 2020-6-19	43969	liulanger666 2023-7-1 10:34
[求助] c家的Cerebrus ...2	kk2009 2021-12-28	103786	Lavender888 2023-6-30 11:39
[求助] 这个地方有错吗？	orientview 2023-6-18	3949	zero_0 2023-6-29 17:38
[求助] 画架构图好用软件或库 - [悬赏 100 信元资产]	硅下亡魂 2023-5-22	31329	WindsLike 2023-6-29 10:12
[原创] 时钟分频的一个问题？	Jinzzj 2023-6-28	3742	fhy420462303 2023-6-29 09:46
[资料] VLSI digital design with verilog 2ed	memory0012 2021-10-28	31901	laplace88 2023-6-29 08:20
[原创] vivado动态重配置bit的比例是多少？	american007 2023-6-29	0612	american007 2023-6-29 04:22

1 ... 34 35 36 373839 40 41 42 ... 863 / 863 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30172|排名: 12

快速发帖

浏览过的版块

站长推荐 /2