数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31056|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 34 35 36 373839 40 41 42 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] 时序always 块里if 分支不写else 有可能综合出latch么	yongxinxue 2024-7-18	91331	darlingwqm 2024-7-22 16:13
[求助] 如何在用Verilog 实现优先级循环的中断	andy739 2013-11-18	46158	scutlee 2024-7-22 16:11
[求助] verdi安装不成功运行license出问题 - [悬赏 500 信元资产] ...2	yuanhong96 2017-4-12	1718290	liuxiangdong 2024-7-22 15:59
[讨论] 综合指定参数	scutlee 2024-7-22	0357	scutlee 2024-7-22 15:47
[讨论] mark_debug会影响DC综合吗	scutlee 2024-7-22	2726	qladxk2008 2024-7-22 15:13
[求助] 跪求DWC_pcie_dtl_dm_databook 的5.71a版本 - [悬赏 100 信元资产]	年轻的国王 2024-7-19	2848	smrecnik 2024-7-22 10:13
[求助] Verdi查看断言的波形既没有红色的箭头也没有绿色的箭头，只有绿色的\|	小兔子宝宝哒 2022-7-28	22982	denghuan 2024-7-21 17:41
[资料] [databook] EMMC_PHY	itzme 2021-12-24	83903	jw216 2024-7-21 15:20
[原创] nvme ip RTL源码 ...2 3 4 5 6..20	1014003606 2018-3-8	19647033	maicheal 2024-7-21 11:51
[求助] Synopsys DMA疑问 ...2	mysoul 2020-6-10	156976	yangc_veri 2024-7-20 22:26
[原创] 工艺库问题	鹅鹅鹅丶 2024-7-19	1673	tfpwl_lj 2024-7-20 13:04
[转帖]Synopsys工具介绍 ...2 3 4 5 6..7	一声叹息 2004-9-21	6932195	hebut_wolf 2024-7-19 11:25
[求助] 6T SRAM DC综合	Stefan_Qi 2024-7-17	1739	nettlefish123 2024-7-19 11:06
[求助] 综合网表问题	2441697316 2024-7-19	0697	2441697316 2024-7-19 10:01
[求助] DC综合求助	鹅鹅鹅丶 2024-7-17	4859	kk2009 2024-7-19 02:35
[求助] 关于DC综合无输出端口的问题 ...2	鹅鹅鹅丶 2024-6-3	111762	kevon_kk 2024-7-18 14:30
[求助] PT中设置顶层文件的一些问题	鹅鹅鹅丶 2024-7-11	1767	kevon_kk 2024-7-18 14:25
[求助] OCC相关的时钟架构问题	Jasonszm 2024-7-18	1880	Jasonszm 2024-7-18 13:48
[讨论] 两级同步器在物理布局上有要求吗	ty_xiumud 2024-7-17	2743	ty_xiumud 2024-7-18 10:04
[解决] 谁能帮忙提供一下下面paper和书籍的pdf文档	fhy420462303 2022-7-13	52619	bobo6666 2024-7-17 19:12
[讨论] ACE Evict事务	dreamer21 2024-7-17	0764	dreamer21 2024-7-17 16:57
[求助] Verilog中task和function的区别	时间在走人在变 2024-7-13	7908	时间在走人在变 2024-7-17 15:13
[求助] petalinux2023.2版本编译问题	daocaoly 2024-7-17	0762	daocaoly 2024-7-17 14:56
[讨论] vivado综合的资源使用量特别小	scutlee 2024-7-2	81615	ee_wang7788 2024-7-17 11:02
[解决] ACE传输类型	dreamer21 2024-7-16	0696	dreamer21 2024-7-16 20:16
[求助] icc的.map文件求助呀	鹅鹅鹅丶 2024-7-16	0417	鹅鹅鹅丶 2024-7-16 16:14
[资料] 求一份JESD220E,UFS3.1的协议文档 - [悬赏 200 信元资产]	FIFO_empty 2024-7-16	2759	harry_hust 2024-7-16 11:33
[求助] spyglass 做nlint分析为什么不报位宽不匹配？	janlesion 2022-9-21	83740	刀刀不刀刀 2024-7-16 10:47
[求助] spyglass cdc检查rule Ar_sync_int检查时crash	zhou4539 2020-7-26	24108	漾_H2O 2024-7-16 10:22
[原创] 孩子都能学会的FPGA：第九课——多字节数据的发送和接收	chdaj58 2023-11-23	22138	罗伟淞 2024-7-16 09:08
[求助] idelay2 相位对齐问题 xapp855	听风漫步 2024-2-20	21370	人皆所向 2024-7-15 15:22
[求助] 关于静态时序分析pt问题	鹅鹅鹅丶 2024-7-11	4876	ljianlin 2024-7-15 14:39
[求助] ALTDDIO_OUT的输出始终为0	谁枫而飘 2016-6-17	32682	LiXinQ 2024-7-15 13:38
[讨论] vivado的ILA缺少文件	scutlee 2024-7-11	1496	jinfeier 2024-7-15 10:05
[求助] 使用modelsim仿真vivado的浮点运算ip报错 - [悬赏 50 信元资产]	Ramsey 2019-6-26	34505	love_ee 2024-7-14 23:45

1 ... 34 35 36 373839 40 41 42 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31056|排名: 8

快速发帖

浏览过的版块

站长推荐 /1