在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[调查] 目前关于数字方向的各位研究生都在研究什么方向的课题呢?? - [悬赏 200 信元资产] 1339650739 2018-11-2 44163 tariya321 2024-9-16 16:37
[求助] 如何估算8051在芯片中的面积 yungchan 2024-9-16 1993 metotj 2024-9-16 15:50
[求助] Error-[VERDI_VCS_MM] Possible VERDI_HOME and VCS_HOME mismatch 新人帖 ArcherSun 2021-7-29 54712 htc1003 2024-9-16 12:03
[求助] 研究IO Die学习成长路线求助 xiaokai66 2024-9-15 21066 xiaokai66 2024-9-15 23:13
[求助] 求助【MIPI DPHY specification】difference between errsoths and errsotsynchs - [已解决] 徐峰 2023-10-24 62048 西梅 2024-9-15 10:51
[讨论] 40nm的数字电路时钟频率最高能到多少 新人帖  ...2 古月水中 2024-9-11 112390 upsidedown 2024-9-14 14:01
[讨论] 如何看懂memory compiler导出的.lib文件,求各位大侠指教,万分感谢! 长路漫漫 2014-10-23 75217 lcw_2324 2024-9-14 11:43
[原创] 一份计算机体系结构书籍的清单 ljianlin 2024-9-12 61178 myl 2024-9-13 23:36
[求助] 怎么理解OTG的ADP协议 飞扬紫百合 2013-5-16 14232 上千万的繁荣 2024-9-13 22:01
[原创] set_flash_path get_ports rst? 新人帖 lan123 2024-8-29 31760 upsidedown 2024-9-13 17:39
[求助] 求cmn600、cmn700,可交换,可购买 WLZY 2024-9-13 0703 WLZY 2024-9-13 17:18
[求助] 如何约束异步复位端口? xylimm 2024-6-28 31941 upsidedown 2024-9-13 16:09
[求助] 求dw_iip_DWC_hbmx_ctrl IP,可购买可交换 WLZY 2024-9-13 0696 WLZY 2024-9-13 10:25
[求助] Cadence Nc-Verilog s20090200 2019-12-31 23468 westdoor 2024-9-13 09:26
求助~~调整trimming电阻的方法 夏沙 2007-5-16 75479 ZixunWang 2024-9-13 03:29
[资料] SDIO 3.0协议文档 bkhzw6 2024-9-12 01027 bkhzw6 2024-9-12 19:23
[求助] 求IEEE1149.1 JTAG协议中文版  ...2 lvmingfiona 2013-1-2 1313520 Wissy 2024-9-12 16:37
[求助] 关于iso使能有效,但是信号未被隔离,添加了波形描述,请大佬帮忙看看 - [悬赏 100 信元资产] SGengiant 2024-9-12 2961 SGengiant 2024-9-12 13:47
[求助] VIVADO布线求助 2737334429 2024-9-12 0866 2737334429 2024-9-12 11:39
[求助] modelsim 6.2b版本中的transcript窗口被我弄没了,找不到了 kuailexiari 2012-8-27 89012 风起天寒 2024-9-12 09:35
[求助] Formality: DFF0, DFF0X yuanpin318 2024-9-10 42220 yuanpin318 2024-9-11 18:15
[讨论] 2024~现在数字设计哪个方向更有前途一些~ 无夕之风 2024-9-6 75175 IC_Mu 2024-9-11 17:41
[原创] 模拟深似海,切不可故步自封,井底之蛙 中单一打九 2024-8-7 31590 hebut_wolf 2024-9-11 15:04
[求助] 差分时钟及PLL输出时钟约束 - [已解决] Rainbowdawn 2024-9-10 22989 Rainbowdawn 2024-9-11 10:02
[讨论] 讨论一下xilinx vivado使用版本情况,尤其是使用Model Composer 和 System Genera的 kl_upc 2024-9-10 01866 kl_upc 2024-9-11 09:12
[原创] ADC7606代码verilog版  ...2 xianrenwang 2017-5-13 198119 finelei2002 2024-9-10 15:46
关于Sigma-Delta ADC 抽取滤波器的问题  ...2 wqy1985 2009-5-5 1310403 txlm 2024-9-10 09:23
[求助] 能用于Verilog的BCH码编解码算法 - [悬赏 50 信元资产] QYiran 2024-9-9 0771 QYiran 2024-9-9 15:40
[求助] 差分时钟及PLL输出时钟约束 新人帖 Rainbowdawn 2024-9-9 01131 Rainbowdawn 2024-9-9 14:53
[讨论] 1万个200bit怎么找出相同的数?? scutlee 2024-9-4 52302 xhopo 2024-9-9 10:04
[求助] 求助,有关于modelsim2022.2的破解学习 新人帖 wwdg 2024-7-24 1845 yaojiangyu 2024-9-9 09:47
[原创] T22ULL/28NM GPIO ANALOG IO Design joeount 2024-9-8 0861 joeount 2024-9-8 10:33
[原创] modelsim error:module “XXXX“ is not defined Error loading design 新人帖 xlp 2024-9-7 0902 xlp 2024-9-7 15:34
[求助] xcelium仿真RISC-V运行函数printf embeddedkernal 2024-8-25 31291 embeddedkernal 2024-9-7 13:41
[求助] Formality卡在99 kvinkin 2024-9-3 11731 my2817 2024-9-7 12:34
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-1 01:33 , Processed in 0.018252 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块