数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31279|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 34 35 36 373839 40 41 42 ... 894 / 894 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 为什么各类芯片里的可寻址寄存器的数据位宽一般设计为8、16、32？	libo123 2024-10-26	21276	upsidedown 2024-10-28 10:32
[招聘] 某研究院-上海闵行	15821990611 2024-9-5	11994	xiaoan109 2024-10-27 15:04
[求助] spyglass 可以指定自定义的clock gating cell 吗？	秋水有恒 2021-7-12	12605	零星大雨 2024-10-26 22:09
[求助] 同步双端口sram同时对一个地址读写	gentlemanmei 2017-6-28	87932	siriux 2024-10-26 02:53
[求助] 请假大侠，Altera FPGA 内部复位信号如何进行全局复位？	billzhou06 2012-9-11	65526	FPGA小宇 2024-10-25 17:58
[资料] 一份挺好的SystemC资料，供大家人们学习（2）	狗鹏子 2024-10-25	1963	flyskyseu 2024-10-25 15:33
[资料] 一份挺好的SystemC资料，供大家人们学习（1）	狗鹏子 2024-10-25	1921	flyskyseu 2024-10-25 15:32
[资料] 一份挺好的SystemC资料，供大家人们学习（3）	狗鹏子 2024-10-25	11115	flyskyseu 2024-10-25 15:30
[求助] 数字IC设计工程师的成长路线	堕落的棉花糖 2024-10-25	41303	doghead 2024-10-25 14:21
[求助] 请问用如下公式估计SRAM的功耗是否正确 ...2	ttxs2009 2013-7-11	1414432	jennie111 2024-10-25 11:45
[求助] mbist 时钟问题求助	赫鲁小夫 2024-10-22	41544	赫鲁小夫 2024-10-25 11:40
[求助] 请教各位大佬，给SRAM输入信号过DFF的时候是否需要加reset？ - [悬赏 20 信元资产]	siriux 2024-10-24	71435	hxy2018 2024-10-25 11:10
[求助] 采样频率	maxer2333 2024-10-24	41024	maxer2333 2024-10-25 10:54
[求助] 关于对SRAM做ECC的若干问题请教	wqd008 2022-3-10	12589	rvisk 2024-10-25 09:37
[求助] RTL设计中memory问题	jianglm979 2020-7-7	33712	ICSYS 2024-10-24 21:40
[求助] netlist网表疑问	jinfeier 2024-10-24	51134	chuchuang 2024-10-24 21:20
[求助] dc综合的时候出现报错 - [悬赏 300 信元资产]	xunbohu 2024-10-22	51628	dfhb8721 2024-10-24 20:14
[原创] 数字后端IC工程师：你用TCL做过什么？ ...2 3	hoteagle2 2009-12-23	2317533	qchdmb 2024-10-24 18:02
[转贴] axi协议	羽无芯 2021-3-31	35927	绅士呵呵 2024-10-24 17:29
[求助] 求台积28 MC2 下载方式和license	yangkaiqi 2021-12-20	83480	ipex 2024-10-24 17:07
[求助] 求教DEMOS和LDMOS的工作原理 ...2 3 4 5 6	seuzhangrui 2013-9-1	5450449	hector 2024-10-24 16:58
[求助] formality对同一份rtl前后分析成两种不等价的电路	cyannn 2024-10-24	1838	cyannn 2024-10-24 16:45
[求助] Warning: Power state of driver pin u_ctrl/dout1_reg/Q (related supply net (VDD12G,VSS)) is less always on or unrelate...	yuming_ziyi 2023-1-26	12250	ICykz 2024-10-24 15:36
[求助] conformal比较失败之后如何调出原理图对比debug	lolina 2024-10-24	0958	lolina 2024-10-24 14:48
[求助] 求助：design timing summary中出现N/A怎么办	Lizi_ 2024-10-22	21395	Lizi_ 2024-10-24 14:28
[求助] 求助一下有没有活跃的数字IC设计交流群，小白想进去学习学习 - [悬赏 10 信元资产]	fu_yang 2024-10-21	71757	upsidedown 2024-10-24 13:40
[求助] 问下各位大佬，这个会有风险么，是不是属于异步路径，需要加到notiming_check中 - [已解决]	limeng961010 2024-10-22	31360	limeng961010 2024-10-24 09:49
[求助] 数字ic设计怎么进行自我提高 - [悬赏 5 信元资产] ...2	混合江小白 2023-9-10	174626	ymz615 2024-10-23 15:29
[求助] DCT综合net interconnect area依旧是undefined	吕归尘 2024-10-23	31133	nirvana_pear 2024-10-23 10:16
[讨论] 两个250位的数想加能一拍算出结果不	scutlee 2024-10-21	61243	liuguangxi 2024-10-22 18:12
[求助] 请问这个环形电路发生震荡是什么原因，以及如何解决呢	青岚 2024-10-18	11196	ilmkduse 2024-10-22 16:33
[求助] 标准单元库各文件在不同阶段分别被调用哪些文件 - [悬赏 10 信元资产]	lurenjie123 2024-10-21	11249	hxy2018 2024-10-22 15:07
[求助] cadence中verilog生成symbol时多位输出的pin	wangbowen1995 2017-12-15	95558	BewhY 2024-10-22 12:44
[求助] tessent -shell的mbist没有生成测试电路 - [已解决]	Mark_Iain 2024-8-23	51561	daviehj 2024-10-22 08:09
[求助] Verilog补码乘法 ...2 3	2441697316 2024-9-24	264903	liuguangxi 2024-10-21 17:02

1 ... 34 35 36 373839 40 41 42 ... 894 / 894 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31279|排名: 7

快速发帖

浏览过的版块

站长推荐 /2