在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[讨论] 一直都不太明白Verilog不完整的if语句会产生锁存器,前辈筒子们杀进来。。  ...23 fkl523 2014-10-21 2612810 zdy66 2024-8-23 09:14
[原创] 孩子都能学会的FPGA:第二课——第一个FPGA工程(用计数器实现流水灯) chdaj58 2023-11-16 62003 Sinyuel_Lau 2024-8-22 17:50
[求助] vivado FPGA同源时钟怎么约束 学习使我快乐 2024-8-22 0826 学习使我快乐 2024-8-22 17:28
[求助] 做数字PHY可以往哪些方向跳? 新人帖 _StoneCold 2024-8-20 1812 levan000 2024-8-21 21:52
[求助] 请教关于数字IC工作频率的问题 Vincent9794 2024-8-20 1911 大神父王喇嘛 2024-8-21 10:46
[求助] stm32f4 系列 DMAC lewis.l.l 2024-8-21 0612 lewis.l.l 2024-8-21 10:25
[解决] Design Compiler is not enabled. (DCSH-1) 新人帖 liubei3121 2024-5-1 31307 karenmengmeng 2024-8-21 09:51
[求助] spyglass cdc reset_sync02 新人帖 - [已解决] Petra6 2024-8-19 62279 zhaohx_1208 2024-8-21 09:41
[原创] CY7C68000 实现High Speed USB2 UART dodoee 2024-8-20 0677 dodoee 2024-8-20 18:16
[求助] TEMPUS的create spice deck怎么用? 摸摸肉肉 2021-4-8 32626 IC菜鸟3号 2024-8-20 16:41
[求助] FFT计算中的各级旋转因子排序问题 libaoshen888 2014-4-21 510500 Min_Johnson 2024-8-20 14:21
[原创] 工作10年的工程师的心得 精华1  ...23456..60 dodoee 2009-11-12 598145365 EEbits 2024-8-20 13:52
[求助] 关于set input_delay的约束问题 - [已解决] zjq125478 2024-8-13 31145 拾冠 2024-8-20 11:59
[求助] 新人问代码问题  ...2 wangyangcha 2017-5-21 1913311 CMOS的梦 2024-8-19 23:23
[资料] Vivado2019.2相关手册整理  ...2 ffq513 2020-9-11 199042 ic886 2024-8-19 17:23
[原创] s家ip互换学习 ICstudent 2024-8-10 11140 lewis.l.l 2024-8-19 14:55
[求助] pd协议中数据头(sop) 数学必考150 2024-8-16 0737 数学必考150 2024-8-16 19:02
[讨论] 端口时序约束的问题 scutlee 2024-8-16 0662 scutlee 2024-8-16 14:58
[讨论] FPGA怎么例化inout?? scutlee 2024-8-14 1796 flyger 2024-8-16 10:47
[讨论] 自己搭一个clk gate和用icg哪个更好 scutlee 2024-8-15 3951 GaGe 2024-8-16 10:39
[求助] 关于DC的set_max_delay问题,请教下 新人帖 NoSaviour 2022-2-24 94199 我要去NV數位 2024-8-16 10:08
[求助] Memory Compiler 生成结果评估  ...2 赫鲁小夫 2024-8-13 152707 kk2009 2024-8-16 01:06
[求助] vcs前仿时遇到的问题,输入信号不延一拍  ...2 dqwuf2020 2021-3-14 147664 awdstraf 2024-8-15 20:01
[转贴] DC studentguide问题修改 海神波塞冬 2024-8-15 01103 海神波塞冬 2024-8-15 19:09
[求助] 有没有大佬用过intel的OPAE,我安装的OPAE怎么没有opae/hw目录 新人帖 demonk69 2024-8-15 0556 demonk69 2024-8-15 17:37
[讨论] PAD也要时序约束吗?? scutlee 2024-8-15 0512 scutlee 2024-8-15 17:18
[讨论] 时序约束的问题 scutlee 2024-8-15 0803 scutlee 2024-8-15 17:03
[资料] i2c verilog 非常详细的i2c学习心得  ...2 tuchengli 2021-5-17 178223 ic886 2024-8-15 16:11
tt ff ss snfp和fnsp各代表什么工艺模型  ...23 chibijia 2009-5-8 2322211 小兔子宝宝哒 2024-8-15 14:50
[讨论] 假如一个MUX有输出A,B和输出C scutlee 2024-8-15 2882 scutlee 2024-8-15 14:15
[求助] 关于DDR4的gear down mode linghuqiubai 2014-11-2 719246 zengwb 2024-8-15 13:25
[求助] i2c_slave起始条件和结束条件  ...2 shxr 2011-12-12 1711219 zxyglx 2024-8-15 11:37
[求助] ARChitect 新人帖 tangsqai 2024-8-13 51242 tinytera 2024-8-15 11:03
[求助] verilog关于负数的一个问题 stonechao 2023-7-6 81619 张江IC侠 2024-8-15 10:49
[求助] 本人小白,想请教如何注册SolvNetPlus账号 新人帖 Silent37 2021-2-7 912620 hsgl 2024-8-15 10:33
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-10 21:34 , Processed in 0.018732 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块