在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8454|回复: 13

[求助] 请教,为什么DC综合后的时序报告会有这么多的warning,应该怎么改脚本,谢谢

[复制链接]
发表于 2010-9-3 10:53:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 tbag12345 于 2010-9-3 10:54 编辑

请教,为什么DC综合后的时序报告会有这么多的warning,都是以下面这种形式的
Warning: In design '。。。', net '。。。' driven by pin '。。。' has no loads. (LINT-2)
是不是我的约束不合理,我design的所有输出都设的下面这种形式
set_load 0.4 [get_ports D_out]      -pin_load

是不是不太合理,应该怎么改脚本,谢谢大虾们

(上千行的下面这种warning)
Warning: In design 'digital_cal', net 'n131125' driven by pin 'digital1_mult6_clk_r_REG522_S2/Q' has no loads. (LINT-2)
Warning: In design 'digital_cal', net 'n131111' driven by pin 'digital1_mult5_clk_r_REG29_S2/Q' has no loads. (LINT-2)
Warning: In design 'digital_cal', net 'n131109' driven by pin 'digital1_mult5_clk_r_REG1_S2/Q' has no loads. (LINT-2)
Warning: In design 'digital_cal', net 'n131093' driven by pin 'digital1_mult5_clk_r_REG27_S2/Q' has no loads. (LINT-2)
Warning: In design 'digital_cal', net 'n131092' driven by pin 'digital1_mult5_clk_r_REG26_S2/Q' has no loads. (LINT-2)
Warning: In design 'digital_cal', net 'n131091' driven by pin 'digital1_mult5_clk_r_REG25_S2/Q' has no loads. (LINT-2)
Warning: In design 'digital_cal', net 'n131090' driven by pin 'digital1_mult5_clk_r_REG24_S2/Q' has no loads. (LINT-2)
Warning: In design 'digital_cal', net 'n131089' driven by pin 'digital1_mult5_clk_r_REG23_S2/Q' has no loads. (LINT-2)
Warning: In design 'digital_cal', net 'n131087' driven by pin 'digital1_mult5_clk_r_REG21_S2/Q' has no loads. (LINT-2)
Warning: In design 'digital_cal', net 'n131085' driven by pin 'digital1_mult5_clk_r_REG19_S2/Q' has no loads. (LINT-2)
Warning: In design 'digital_cal', net 'n131084' driven by pin 'digital1_mult5_clk_r_REG18_S2/Q' has no loads. (LINT-2)
发表于 2010-9-3 19:18:30 | 显示全部楼层
看看代码是不是这样写的,
发表于 2010-9-3 22:35:39 | 显示全部楼层
这些warning没有问题,综合时调用的基本单元,有些管教并没有用到,就会有no load的情况。
 楼主| 发表于 2010-9-5 19:21:17 | 显示全部楼层
谢谢,是我犯了个小错误 3# supergzy007
发表于 2010-9-5 20:16:36 | 显示全部楼层
明显是内部有些CELL的管脚没用到,呵呵
如果是整个module的输出管脚无load就得注意了
发表于 2010-9-5 20:21:52 | 显示全部楼层
严重的谢谢楼主了啊!呵呵
发表于 2011-6-20 18:30:43 | 显示全部楼层
我也学习了,最近正在学习dc。
发表于 2011-9-3 16:07:45 | 显示全部楼层
请问楼主是怎么解决问题的? 我也遇到啦
发表于 2012-5-26 23:58:30 | 显示全部楼层
请教LZ 这个问题是怎么解决的?
发表于 2012-11-13 11:14:07 | 显示全部楼层
明显是内部有些CELL的管脚没用到,呵呵
如果是整个module的输出管脚无load就得注意了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 14:51 , Processed in 0.033060 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表