数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31010|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 33 34 35 363738 39 40 41 ... 886 / 886 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 关于静态时序分析pt问题	鹅鹅鹅丶 2024-7-11	4787	ljianlin 2024-7-15 14:39
[求助] ALTDDIO_OUT的输出始终为0	谁枫而飘 2016-6-17	32607	LiXinQ 2024-7-15 13:38
[讨论] vivado的ILA缺少文件	scutlee 2024-7-11	1422	jinfeier 2024-7-15 10:05
[求助] 使用modelsim仿真vivado的浮点运算ip报错 - [悬赏 50 信元资产]	Ramsey 2019-6-26	34412	love_ee 2024-7-14 23:45
[求助] 关于跨时钟域打两拍目的的疑问	lipoi 2024-7-13	3952	yexingren21 2024-7-13 21:43
[求助] vcs带upf仿真，编译错误，找不到包	lk1210 2023-1-12	41175	枫林晓寒 2024-7-13 13:06
[求助] 下载IEEE论文 - [已解决]	孙莱维 2024-7-12	3780	warewise6836 2024-7-13 10:50
[求助] 为什么foundry厂要不停的更新PDK版本？	orientview 2024-7-12	3904	chinataozi 2024-7-13 09:02
[资料] Verdi使用教程 ...2 3 4 5 6..8	风起云涌66 2021-3-4	7517984	ic886 2024-7-12 23:23
[原创] 原创-Verilog极简教程，附送源码和可执行环境	ic7x24 2018-4-4	63611	save_calling 2024-7-12 17:48
[求助] ambiq的超低功耗技术，有没有谁做过认真的分析和研究？	orientview 2024-7-12	0465	orientview 2024-7-12 16:33
[讨论] spyglass读取一些仿真模型出错？？	scutlee 2024-7-12	0369	scutlee 2024-7-12 14:31
[讨论] vivado的file list有定义的变量怎么办？？	scutlee 2024-7-11	11003	janetchin 2024-7-12 13:58
[讨论] vivado综合一直卡在decloning instance	scutlee 2024-7-11	2588	scutlee 2024-7-12 10:57
[求助] 又来求助了。。LVDS输出没有电压	YYFFLLMMNN 2020-10-28	76515	hr117700 2024-7-12 09:26
[资料] 分享一些jesd204b和PCIe的资料 ...2	yif1878 2023-12-7	132439	sino_crane 2024-7-11 18:27
[求助] virtuoso 打印出波形，按住 shift+鼠标滚轮无法实现横轴缩放	soulermate 2024-6-5	3975	zwyu 2024-7-11 17:27
[讨论] 关于移位的操作	scutlee 2024-7-9	5889	liuguangxi 2024-7-11 13:32
[求助] GPIO输出	Blue_IC 2024-7-10	0537	Blue_IC 2024-7-10 15:25
[原创] 数字信号的FPGA实现	mxg1233 2024-7-5	3818	wufeng233 2024-7-9 17:20
[讨论] fifo的almost full，almost empty有用吗？？	scutlee 2024-7-4	2810	zjwsh001 2024-7-9 16:23
[求助] 改变分频器的输入时钟相位时，分频器中的触发器逻辑异常	leiyan18 2024-7-5	7930	leiyan18 2024-7-9 10:21
[讨论] vivado时钟的差分输入	scutlee 2024-7-5	1669	ee_wang7788 2024-7-9 09:39
[求助] 恕我愚笨，确实没琢磨明白DC里的DRC约束为什么要那么设置。 - [已解决] ...2	北风1号 2022-6-29	158216	mrmx 2024-7-8 14:25
[求助] 求教关于DC综合后仿真出现的问题	吴静生 2018-11-16	84640	mrmx 2024-7-8 11:06
[讨论] 买的IP需要做同步处理吗？异步复位同步释放需要吗？	scutlee 2024-7-8	0470	scutlee 2024-7-8 09:54
[转贴] 仿真分频器时遇到很奇怪的情况 - [悬赏 100 信元资产]	Mrikato 2024-7-7	0699	Mrikato 2024-7-7 20:22
[讨论] 资深芯片设计专家退休后会有单位返聘吗？	dqwuf2008 2024-7-5	91191	sunjimmy 2024-7-7 15:38
[资料] Cadence数字仿真工具Xcelium（xrun） ...2 3	诸葛小天 2020-12-3	2910507	embeddedkernal 2024-7-7 15:34
[转贴] nvme学习资料 ...2	沃尔曼 2020-3-19	1310224	maximusjenna 2024-7-6 16:54
[求助] VCS 编译Xilinx的secureip库 ...2 3	tangxij 2012-5-16	2122298	litterstrong 2024-7-6 11:21
[求助] 关于带UPF综合问题。 - [悬赏 200 信元资产] ...2	1339650739 2018-9-6	117459	逐末 2024-7-5 17:06
[原创] 好奇问下，核，会被逆向破解吗？ ...2 3	orientview 2022-11-7	238490	245595054 2024-7-5 11:29
[招聘] 内推！EMMC/UFS设计经验的数字IC招聘	einkingyw 2024-7-5	0745	einkingyw 2024-7-5 10:17
[资料] 感觉较为好的verilog入门读物，跟着学习练习的话很快就会有一定的基础。 ...2	同言同语 2020-11-11	116112	ic886 2024-7-4 21:36

1 ... 33 34 35 363738 39 40 41 ... 886 / 886 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31010|排名: 13

快速发帖

浏览过的版块

站长推荐 /1