数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31279|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 33 34 35 363738 39 40 41 ... 894 / 894 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 有大神知道FPGA中DFE的自适应算法吗？	donaldtsl 2015-12-1	44545	msbmsbmsb 2024-11-5 12:03
[求助] PLL的时钟约束问题	Anturze 2024-11-4	1887	harry_hust 2024-11-4 16:34
[求助] 关于AXI总线ID宽度的问题	dqwuf2008 2024-11-1	31388	ht_lch 2024-11-4 11:07
[求助] 数字IC DC综合是指做什么的 ...2	DanteZou 2022-8-18	103830	mumu_lc 2024-11-4 10:26
[原创] 8051 MCU IP 授权费用 ...2	007无敌 2024-11-1	102094	曦玄 2024-11-3 15:24
[讨论] 参数的运算	scutlee 2024-11-1	2843	liuguangxi 2024-11-3 13:06
[活动] 【更新，参加7月期】基于Xilinx Spartan-3E的真随机数发生器的设计精华1 ...2 3 4 5	huiyuanai3 2012-6-25	4326995	ying3102008 2024-11-3 09:11
[资料] or1200 CPU开源代码及quartus II工程	Jerry张 2017-10-12	63463	davie_huang 2024-11-2 21:01
[资料] FPGA入门资料	John8023 2016-9-24	34697	RSTZYP 2024-11-2 15:14
[讨论] 2024年半导体行业薪酬报告分享	芯电图 2024-11-2	01195	芯电图 2024-11-2 12:03
[原创] 推荐！！FPGA定位问题系列视频教程详解	xuehua_12 2017-6-12	12440	fengkai9726 2024-11-1 16:50
[求助] spyglass power 相关疑问	cyannn 2024-11-1	0803	cyannn 2024-11-1 13:39
[求助] 综合相关的一个问题	lurenjie123 2024-10-31	61226	liuguangxi 2024-11-1 10:21
[求助] 求IEEE paper	kk2009 2024-2-7	81736	Nouins 2024-11-1 09:37
[求助] 求paper	kk2009 2024-3-12	41787	igolaps 2024-10-31 17:09
[求助] 实现根据掩码选择数据输出	nullptr 2024-10-29	31117	robertlee2014 2024-10-31 16:36
[讨论] 250个250bit的数相加	scutlee 2024-10-28	51110	robertlee2014 2024-10-31 16:24
[求助] fork join语法问题	nullptr 2024-10-27	51251	nullptr 2024-10-31 16:20
[求助] 关于双边沿采样的constraint 问题	tyronechyi 2024-10-25	61470	ljianlin 2024-10-31 16:08
[讨论] required transition违例	scutlee 2024-10-31	3999	hzhou 2024-10-31 15:33
[讨论] 1GHz 1ns能完成两个250bit数的相加吗	scutlee 2024-10-28	81262	liuguangxi 2024-10-31 09:17
[求助] AMBA AHB-Lite中解码器的实现是纯组合逻辑吗？	日晨难再 2024-10-30	1986	2ki 2024-10-31 08:46
[求助] DFTC串chain疑问	jinfeier 2024-10-30	0680	jinfeier 2024-10-30 17:17
[求助] spf中一些参数的含义什么意思	jinfeier 2024-10-29	21384	jinfeier 2024-10-30 17:13
[求助] 既然有designware，为何要自己设计乘法器 ...2	hazzm02 2014-4-22	1614424	scutlee 2024-10-30 15:24
[求助] ARP一个字节被接收为两个且顺序相反 - [悬赏 50 信元资产]	The-Maxwell 2024-10-30	0888	The-Maxwell 2024-10-30 14:48
[求助] vcs后仿真中怎么快速找出网表中的跨时钟域的第一级器件屏蔽 ...2	easonjake333 2024-10-29	101841	easonjake333 2024-10-30 14:15
[求助] 关于group_path	cyannn 2024-10-30	0706	cyannn 2024-10-30 13:41
[求助] 什么时候会用到set_isolate_ports	cyannn 2024-10-30	0707	cyannn 2024-10-30 11:39
[求助] Linux下gcc编译不出MLA指令	2441697316 2024-10-30	0977	2441697316 2024-10-30 11:04
[求助] 为啥我在quartus和modelsim联仿时，中间变量的波形显示不出来，该怎么解决？	Sweetlov3 2024-10-29	11405	Sweetlov3 2024-10-30 10:36
[求助] 请教，为什么DC综合后的时序报告会有这么多的warning，应该怎么改脚本，谢谢 ...2	tbag12345 2010-9-3	1311519	心海的一滴泪 2024-10-29 22:07
[求助] synopsys vcs 2018 仿真xiilinx原语mult_macro时序不对问题	weizhl08 2022-2-28	22574	ic886 2024-10-29 20:35
[求助] 有个跨时钟域的verilog问题，求助 - [悬赏 20 信元资产]	weizhl08 2024-10-29	01070	weizhl08 2024-10-29 17:54
[资料] Verilog中if,case语句造成锁存器的情况及assign语法优势	羽无芯 2021-2-1	46221	upsidedown 2024-10-28 10:34

1 ... 33 34 35 363738 39 40 41 ... 894 / 894 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31279|排名: 7

快速发帖

浏览过的版块

站长推荐 /2