设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 15 |主题: 30125|排名: 9 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 请问Synplify可以读入.f（filelist）文件吗？  ...2 XuJian92 2019-1-10 126565 nanlaiu 2023-7-28 16:57
[资料] VLAN学习笔记 attachment John8023 2016-9-24 83492 wspytu 2023-7-28 15:44
[求助] RC综合时显示代码部分模块不可综合 attach_img dddddyx 2023-7-28 5670 dddddyx 2023-7-28 15:37
[原创] 一个开源项目(和Keil联调的8051core) attach_img  ...23456..7 McuPlayer2013 2013-4-18 6933670 gyx3598 2023-7-28 15:05
[求助] AXI读交织如何重排序，求详细解释 modoalos 2023-7-26 1602 dqwuf2008 2023-7-27 17:51
悬赏 [求助] FPGA只提供bit文件，对方能看到FPGA的资源利用率，面积等信息吗？ - [悬赏 10 信元资产] helimpopo 2023-7-25 1675 zx7504081 2023-7-27 14:56
华为硬件工程师手册 attachment  ...23 sxdfligang 2009-1-6 266375 !5236860 2023-7-27 13:53
[求助] Spyglass CDC如何约束clock让工具指导clock不是always-on的？ 摸摸肉肉 2023-7-26 1624 摸摸肉肉 2023-7-27 11:28
悬赏 [求助] 求问有没有Sustemper和Vmanager的安装方式吗？ - [悬赏 3000 信元资产] were 2023-7-7 2689 were 2023-7-27 00:20
[求助] 想用状态机控制AXI master同时读写，应该分几个状态呢？【已解决】 modoalos 2023-7-25 7623 modoalos 2023-7-26 18:56
[求助] verdi仿真问题 Marion_ 2023-7-18 6732 Marion_ 2023-7-26 15:20
[原创] 千兆以太网 TCP， UDP协议， FPGA实现 attachment digest  ...23456..12 eebinqiu 2016-2-1 11661176 chinest2010 2023-7-26 15:03
[求助] 关于edf文件的后仿真 tjz1127 2023-7-13 2681 tjz1127 2023-7-26 09:19
悬赏 [求助] Genus和DC对单元库兼容性问题 - [悬赏 5 信元资产] wtyytw 2021-2-19 43619 唐三彩骆驼 2023-7-25 15:32
[求助] generate的小问题 nullptr 2023-7-10 4576 nullptr 2023-7-24 19:03
[原创] 后仿遇到错误，Rules file must contain a CAPACITANCE ORDER statement tiancai3385 2012-10-25 87378 摩卡咖啡 2023-7-24 17:47
[讨论] 时钟设计问题 统计局呵呵 2023-7-24 1691 zsftm 2023-7-24 13:41
[求助] synplify_premier综合卡在premap阶段 IC.Michael 2019-5-24 52478 fengbohan1 2023-7-23 09:22
[求助] 只用pmos管如何搭建D触发器电路？如何将其连接成2bit的寄存器？ 新人帖 侯小甄 2023-7-21 0579 侯小甄 2023-7-21 18:45
[求助] 关于AHB和APB总线时钟的问题  ...2 记忆冬天 2020-7-21 134974 hairfly 2023-7-21 16:58
[活动] 2023中国国际半导体博览会 attach_img xuxinjian 2023-7-21 0516 xuxinjian 2023-7-21 11:10
如何提高芯片设计的良率和可靠性 power-twq 2005-11-9 23335 JingKe 2023-7-20 19:04
[求助] sta 用的时序库lib文件有官方文档吗 attachment maru123 2023-7-20 2617 maru123 2023-7-20 17:17
[讨论] 有什么简单的方法，将一个8MHz的数据变慢成为一个1MHz的数据？ attach_img helimpopo 2023-6-12 61014 zhx_sm 2023-7-20 16:20
[求助] mbist的逻辑需要上chain吗？ zsj230713 2023-3-3 11175 骑猪卖猪红 2023-7-20 15:52
[求助] 求socrates1.5版本的license plplplplplplplp 2022-1-10 61659 plplplplplplplp 2023-7-20 15:50
[招聘] 数字IC设计职位 base 南京、北京 Tommy22333 2023-7-18 3653 Tommy22333 2023-7-20 15:12
[原创] 有关verilog中阻塞赋值和非阻塞赋值的问题 RealityLI 2019-2-21 12068 ranqi 2023-7-20 15:11
背靠背传输（back to back transfer)讨论 chenzhao.ee 2007-10-24 25149 LinfengWu 2023-7-20 15:05
悬赏 [原创] 大大们我在做dc的功耗测算的时候，然后tcl里面read_saif，报了个warning，最终结果太小了咋办 新人帖 - [悬赏 100 信元资产] attach_img kekeshukk 2022-7-26 21292 doukuaiwangle 2023-7-20 14:40
[资料] 很多年前的毕业面经分享 attachment 434871250 2023-6-14 2982 Emmet_73 2023-7-20 09:16
悬赏 [求助] 关于PCIe完成报文乱序的问题 - [悬赏 300 信元资产] xduryan 2015-8-17 56817 鸽子 2023-7-19 17:47
[求助] PID算法 attach_img TJCcici 2023-7-19 1726 JustdoitAbel 2023-7-19 17:03
[求助] verilog/systemverilog混合编译 独孤败天999 2023-6-30 7859 独孤败天999 2023-7-19 15:32
[原创] pcie扫盲贴 attach_img  ...23456..9 shiyinjita 2014-4-10 8244938 simpleplan 2023-7-19 14:36
下一页 »
1 ...313233343536373839... 861下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-8 19:51 , Processed in 0.024543 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块