数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31010|排名: 14

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 31 32 33 343536 37 38 39 ... 886 / 886 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] PLL的输出时钟应该怎么约束？？ ...2	scutlee 2024-6-13	151829	YIGANDAHEIQIANG 2024-7-28 09:51
[求助] 数字模块内部寄存器的最大size - [悬赏 30 信元资产]	GloriaMoran 2024-2-22	31236	rocsman 2024-7-26 22:44
[求助] 哪位大神能看下这个真值表	模拟小小学生 2024-7-26	0461	模拟小小学生 2024-7-26 21:14
[讨论] 如果是多die FPGA芯片，怎么避免某die拥塞呢？？	scutlee 2024-7-26	0503	scutlee 2024-7-26 16:47
[讨论] 布局拥塞会不会导致timing violation？？？	scutlee 2024-7-26	2683	scutlee 2024-7-26 16:15
[讨论] 芯片的POR	scutlee 2024-7-15	51402	gccywu 2024-7-26 15:40
[求助] RTL中能写延时”#“吗？	Wade_ 2024-7-23	3928	gccywu 2024-7-26 15:34
[讨论] 参数化设计能生成有优先级的arbiter吗？？	scutlee 2024-7-24	7730	harry_hust 2024-7-26 15:32
[讨论] vivado的timing violation	scutlee 2024-7-26	1665	daniil666 2024-7-26 15:31
[求助] 关于PLL的输入时钟与输出时钟相位的关系 ...2 3	gzdy 2014-6-6	2331745	gccywu 2024-7-26 15:29
[求助] IIR滤波器位宽估计	kl_upc 2024-7-23	4944	kl_upc 2024-7-26 15:24
[讨论] 怎么降低FPGA的net delay？？	scutlee 2024-7-26	1590	ilmkduse 2024-7-26 15:13
[求助] 买一个sdio的ip要多少钱 ...2 3	iyaowu 2010-9-14	2011005	sme-ic 2024-7-26 11:47
[讨论] vivado一直在卡在rip up and reroute	scutlee 2024-7-26	0395	scutlee 2024-7-26 10:52
[求助] 芬兰的这个技术到底是啥啊，能够用于嵌入式芯片吗？	orientview 2024-7-25	1784	伪界 2024-7-26 08:48
[求助] DC综合，端口名改变	junxliu 2024-7-3	3802	jinfeier 2024-7-25 17:35
[求助] DC综合的版图 vs 手动画的版图	时间在走人在变 2024-7-17	3738	jinfeier 2024-7-25 17:27
[求助] FPGA怎么比较多通道ADC采样信号的相位	CUMT_Rookie 2024-7-23	1652	liuguangxi 2024-7-25 09:20
[求助] axi中outstanding的值应该依据什么来设置值 ...2	caren 2020-8-3	1414617	xie258 2024-7-24 15:35
[求助] fpga - [悬赏 1 信元资产]	GloriaMoran 2024-7-24	0499	GloriaMoran 2024-7-24 15:33
[原创] 数字IC工程师的技能树 ...2 3 4 5 6..22	arthur_wang_orz 2012-2-3	212108156	wufeng233 2024-7-24 11:02
[原创] 数字设计验证，市场机会，行情信息	Tommy22333 2024-7-18	2774	Tommy22333 2024-7-24 10:03
[求助] spyglass low power关于mem的问题	grace-luo 2024-6-10	11044	cverilog 2024-7-24 09:03
[讨论] vivado用下降沿的时序约束	scutlee 2024-7-23	1515	工大鱼肉 2024-7-24 08:02
[讨论] mark_debug= true 影响DC综合吗？	scutlee 2024-7-23	1331	工大鱼肉 2024-7-24 07:57
[讨论] LUT使用超标，怎么办？？	scutlee 2024-7-23	1492	工大鱼肉 2024-7-24 07:56
[讨论] 怎么LUT用了263%？？？？	scutlee 2024-6-6	2807	scutlee 2024-7-23 21:15
[讨论] LUT用得比较多怎么办？？？	scutlee 2024-7-23	0363	scutlee 2024-7-23 21:09
[原创] 关于FPGA同时使用时钟的上升沿和下降沿的问题 ...2 3 4	lhrace 2011-10-26	3025048	hsgl 2024-7-23 16:48
[求助] verilog 变量\	fangwang85 2024-7-23	2570	fangwang85 2024-7-23 15:58
[求助] SRAM 选型和power分析求助 - [悬赏 1000 信元资产] ...2	yaya126 2016-5-5	148427	黄昏的故事 2024-7-23 14:52
[讨论] 怎么降低vivado的route延迟	scutlee 2024-7-23	0373	scutlee 2024-7-23 11:17
[讨论] spyglass遇到模拟IP的仿真文件怎么办？	scutlee 2024-7-23	0259	scutlee 2024-7-23 11:02
【转】我的FPGA学习历程 ...2 3 4 5 6..12	hu200298 2008-12-4	113111486	xylimm 2024-7-23 10:57
[讨论] 基于intel FPGA PMA实现400G infiniband 分析	wangjinming1118 2024-7-23	0886	wangjinming1118 2024-7-23 10:31

1 ... 31 32 33 343536 37 38 39 ... 886 / 886 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31010|排名: 14

快速发帖

浏览过的版块

站长推荐 /1