在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
请教一下DC中target_library和link_library的区别?  ...234 craftfox 2004-9-8 3527827 日晨难再 2024-10-18 00:16
[求助] 插值 cic 输出低频噪声很高 遇见爱0107 2024-10-17 0800 遇见爱0107 2024-10-17 17:47
[求助] 五级反相器环振,占空比为什么这么不好看,有没有解决办法 IC_Ezreal 2023-8-28 21805 lanely 2024-10-17 17:18
[求助] DC编译中的design rule cost 追天鹅的青蛙 2010-11-13 511948 胡了 2024-10-17 15:57
[求助] CRC 计算问题 新人帖 ann倩 2024-10-15 4953 ann倩 2024-10-17 13:51
[求助] conformal 设置哪些点不去verify 的命令是啥 - [已解决] shangyuanbo 2024-10-17 1909 温柔阴影 2024-10-17 11:01
[求助] 为啥我在cadence617中写的verilog生成不了symbol 新人帖 infinity233 2024-10-15 21091 infinity233 2024-10-16 19:33
[讨论] AXI 4的Non-modifiable transactions 硅下亡魂 2024-10-11 2901 硅下亡魂 2024-10-16 16:59
[求助] 两个独立的license同时启动  ...2 dabenzhong 2012-2-6 129912 xyz103053 2024-10-16 12:42
[求助] 关于使用virtuoso/ams进行数模混仿,但是全命令行 新人帖 nomercy 2024-10-15 11269 zenghan0323 2024-10-15 17:13
[原创] 特权同学倾情奉献9G海量FPGA学习资料(这是最新版,希望版主删掉原来的)  ...23 rousong1989 2014-7-16 209532 jiangnaner 2024-10-15 14:14
[求助] fpga大批量烧录方法 福生无量 2024-10-15 2970 福生无量 2024-10-15 13:10
[求助] 急求DW_axi_x2x databook 新人帖 menggujibaren 2023-11-9 32320 gongchengshi330 2024-10-15 10:56
[求助] UPF设计中Formality对于Retention Register比对老是过不了  ...2 三岁就十分拽 2022-8-9 105337 zupreme 2024-10-15 10:07
[讨论] 有了解蒙哥马利模乘的么 scutlee 2024-10-14 0673 scutlee 2024-10-14 23:18
[原创] Digital Design and Computer Architecture(教材)  ...2 艾艾小阳 2021-4-15 124403 zhb9103 2024-10-14 21:03
[求助] 求 JESDEC SDRAM SDR spec lewis.l.l 2024-10-14 0591 lewis.l.l 2024-10-14 18:53
[求助] 谁有JEDEC standard:sdr sdram specification,能分享一下吗 licong0601 2010-10-13 15101 lewis.l.l 2024-10-14 17:31
[求助] VDD VSS yuanpin318 2024-10-14 31042 zero_0 2024-10-14 15:45
[原创] 孩子都能学会的FPGA:第十一课——基于握手机制的跨时钟域同步 chdaj58 2023-11-29 22758 ic886 2024-10-14 15:31
[求助] vivado布局布线,cpu和内存占用率 Darnew 2024-10-13 41597 Darnew 2024-10-14 15:16
[求助] CIC滤波器 maxer2333 2024-10-14 1683 满嘴谗言 2024-10-14 10:29
[讨论] DDR 的ECC能纠正单bit错误,那么多bit错误呢  ...2 scutlee 2024-3-23 112509 xinb 2024-10-13 22:52
[原创] verilog编辑器 配置 实时语法检查 my2817 2019-4-10 86383 my2817 2024-10-13 21:46
[求助] 如何理解DMA linklist mode下,pcs-ccs-cb-tcb的模型呢? viviy 2024-10-13 0819 viviy 2024-10-13 18:44
[讨论] spyglas时钟过少被当成0了 scutlee 2024-9-11 1851 loglong 2024-10-12 20:16
[原创] 卖芯片数据- 加企鹅:674762564 ip_qq3010583137 2024-10-12 1885 tangyaoyun 2024-10-12 17:21
[求助] DFT设计串chain时clockgate如何设计 jinfeier 2024-10-10 51011 jinfeier 2024-10-12 14:46
[原创] SF-CY3 FPGA套件开发指南Ver7.10 (by特权同学) rousong1989 2014-7-25 12521 lmyyjx 2024-10-12 13:50
[求助] 数字ic反向对人有提升吗 新人帖  ...2 upupgogo 2024-9-2 164933 maws 2024-10-12 10:37
[求助] 任意深度的异步fifo设计  ...2 时间在走人在变 2024-9-21 102192 maws 2024-10-12 10:08
[转贴] FPGA 中的有符号数乘法 leonhao 2020-2-16 23448 dqwuf2008 2024-10-12 09:53
[原创] 这个项目就是当时的总监说打算几个月做出来的 dodoee 2024-1-14 22015 Fanny6056 2024-10-11 20:09
[求助] 求助一下大家关于VC LP工具的使用问题 创芯101 2024-1-29 31782 Fanny6056 2024-10-11 20:05
[求助] 电子烟芯片数字设计 lyoureye 2024-2-2 31804 Fanny6056 2024-10-11 20:02
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-1 01:29 , Processed in 0.016448 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块