EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31142|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 31 32 33 343536 37 38 39 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] verilog自动例化程序和例子 ...2	willis2004 2019-2-8	189155	peter.zh 2024-9-27 23:25
[资料] PVT Controller Series 3plus (Incl. Serial Test Access) Design Specification	itzme 2021-12-7	43317	skyazure 2024-9-27 17:33
[原创] 异步复位同步释放	羽无芯 2021-1-1	43248	Cbright 2024-9-27 15:34
[原创] 关于AHB总线verilog代码实现（design篇）精华3 ...2 3 4 5 6..20	hbhbts 2013-12-5	191110032	ych634227759 2024-9-27 14:56
[求助] Intel Serial VID (SVID) Protocol Specification - [悬赏 500 信元资产]	frankreich 2024-4-29	21263	daviehj 2024-9-27 13:53
DC综合时出现时序警告不知如何改请大虾指教 ...2	amin2008 2008-5-23	106373	15971239608 2024-9-27 11:40
[求助] 求utmi+ level3的规范	dqwuf2008 2024-9-27	1773	puxiancheng 2024-9-27 11:28
[讨论] SNR、ENOB、DR、SNDR之间的关系，有木有分析得比较透彻的大神来解释解释啊？	艾克0928 2018-9-21	511859	纸鹤之何 2024-9-26 17:57
[原创] vivado2015.4 write project tcl 时出现fpga型号改变的问题	wide_road 2016-3-11	12833	zhangming325 2024-9-26 11:23
[讨论] DC综合时BLACK BOX的pin脚约束!!!! ...2	harejavahill 2012-11-28	1010054	upsidedown 2024-9-25 12:34
[求助] 求救，S家的coreConsultan simulation (Error code 501)	Alenart 2024-9-6	12218	Z384242 2024-9-24 21:39
[原创] DC_4	running13 2024-8-7	51732	daodaier 2024-9-24 19:00
[求助] dc_shell和dc_shell-xg-t有什么区别吗？ ...2	zh123456789 2010-9-28	1416415	zxyglx 2024-9-24 16:12
[求助] 将MOS管长度或者finger数设置为参数扫参报错	Gaoj 2024-9-24	01131	Gaoj 2024-9-24 16:01
[转贴] synopsys工具的功耗计算方法	nirvana_pear 2024-9-24	0954	nirvana_pear 2024-9-24 11:03
[求助] 最近在搞一个CDR的东西，参考了XILINX的XAPP224遇到个疑问	szw5984 2023-10-17	32643	苍穹521earth 2024-9-23 16:30
[求助] MOSFET单管传输有阈值损失，仿真结果显示损失的电压小于阈值电压，这是怎么回事？	hwhtm25 2024-9-21	1748	acrofoxAgain 2024-9-22 19:31
[求助] synplify 综合错误求助：Port on Chip drives PAD loads and non PAD loads	xdylang 2012-11-13	417281	冷面颠狂人 2024-9-21 13:51
[求助] verilog编译出错	时间在走人在变 2024-9-20	4853	时间在走人在变 2024-9-21 11:39
[求助] STM32F4 dmac IP	lewis.l.l 2024-9-20	1687	ffq513 2024-9-20 19:06
[求助] FPGA时序问题	许learner 2024-9-18	2671	upsidedown 2024-9-20 15:06
[求助] upf设置retention寄存器时报原有的寄存器与retention 寄存器工作条件不匹配	cyannn 2024-9-19	1739	songzijian87 2024-9-20 10:05
[讨论] 芯片boot的流程，先从rom，再到flash ...2	scutlee 2024-7-22	112052	追乐人66 2024-9-19 18:55
[求助] 关于DC综合出来之后再仿真怎么仿？ VCS可以吗？ ...2	jeff_huang 2011-4-13	1513817	Patrick0809 2024-9-19 17:42
[求助] GENUS综合时会优先选择CLK的相关器件	liuht0913 2024-9-19	1856	upsidedown 2024-9-19 17:37
[原创] cadence IUS9.2 ncverilog安装方法，环境设置，原创。 ...2 3 4 5 6..87	lsqswl 2011-12-4	860200245	colindeng 2024-9-19 12:43
[资料] 哪儿能下载 v-by-one HS std文档完整版 - [悬赏 1 信元资产] ...2	luoyanghero 2017-12-12	116250	feitengyu 2024-9-19 10:13
[求助] Verdi中怎样找到一个宏定义的定义位置	kekeguda 2017-3-27	119172	404_not_found 2024-9-19 10:05
[求助] fpga通过ps端写大量数据到pl端 - [悬赏 100 信元资产]	GloriaMoran 2024-7-24	61523	卡卡布 2024-9-18 18:20
[讨论] OPENCV方向，运动视频数据统计	zhanjunyi 2024-9-18	0529	zhanjunyi 2024-9-18 17:45
[求助] 关于两个SDF文件，还有SDC文件的区别 ...2	liheng369 2016-8-19	1826046	陈haha陈 2024-9-18 16:38
[讨论] PCIe学到什么程度才能做设计？	Mr.F_zyd 2024-9-6	11489	dqwuf2008 2024-9-18 16:32
[原创] DC_3	running13 2024-8-7	41017	苍穹521earth 2024-9-18 14:43
[原创] DC_2	running13 2024-8-7	3939	苍穹521earth 2024-9-18 14:42
[原创] DC_1	running13 2024-8-7	51086	苍穹521earth 2024-9-18 14:40

1 ... 31 32 33 343536 37 38 39 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31142|排名: 12

快速发帖

浏览过的版块

站长推荐 /3