在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
[原创] nvme ip RTL源码  ...23456..20 1014003606 2018-3-8 19644484 maicheal 2024-7-21 11:51
[求助] Synopsys DMA疑问 attach_img  ...2 mysoul 2020-6-10 156522 yangc_veri 2024-7-20 22:26
[原创] 工艺库问题 鹅鹅鹅丶 2024-7-19 1531 tfpwl_lj 2024-7-20 13:04
[转帖]Synopsys工具介绍  ...23456..7 一声叹息 2004-9-21 6930669 hebut_wolf 2024-7-19 11:25
[求助] 6T SRAM DC综合 Stefan_Qi 2024-7-17 1583 nettlefish123 2024-7-19 11:06
[求助] 综合网表问题 2441697316 2024-7-19 0570 2441697316 2024-7-19 10:01
[求助] DC综合求助 鹅鹅鹅丶 2024-7-17 4686 kk2009 2024-7-19 02:35
[求助] 关于DC综合无输出端口的问题 新人帖 attach_img  ...2 鹅鹅鹅丶 2024-6-3 111440 kevon_kk 2024-7-18 14:30
[求助] PT中设置顶层文件的一些问题 attach_img 鹅鹅鹅丶 2024-7-11 1604 kevon_kk 2024-7-18 14:25
[求助] OCC相关的时钟架构问题 Jasonszm 2024-7-18 1751 Jasonszm 2024-7-18 13:48
[讨论] 两级同步器在物理布局上有要求吗 ty_xiumud 2024-7-17 2559 ty_xiumud 2024-7-18 10:04
[解决] 谁能帮忙提供一下下面paper和书籍的pdf文档 attachment fhy420462303 2022-7-13 52365 bobo6666 2024-7-17 19:12
[讨论] ACE Evict事务 dreamer21 2024-7-17 0592 dreamer21 2024-7-17 16:57
[求助] Verilog中task和function的区别 attach_img 时间在走人在变 2024-7-13 7704 时间在走人在变 2024-7-17 15:13
[求助] petalinux2023.2版本编译问题 attach_img daocaoly 2024-7-17 0561 daocaoly 2024-7-17 14:56
哪位大侠有用Verilog写的IIR滤波器的实例啊? attachment  ...234 lzndcb 2009-5-7 3217567 sajes2013 2024-7-17 13:54
[讨论] vivado综合的资源使用量特别小 scutlee 2024-7-2 81119 ee_wang7788 2024-7-17 11:02
[解决] ACE传输类型 dreamer21 2024-7-16 0560 dreamer21 2024-7-16 20:16
[求助] icc的.map文件求助呀 鹅鹅鹅丶 2024-7-16 0299 鹅鹅鹅丶 2024-7-16 16:14
悬赏 [资料] 求一份JESD220E,UFS3.1的协议文档 - [悬赏 200 信元资产] IcerVictor 2024-7-16 2563 harry_hust 2024-7-16 11:33
[求助] spyglass 做nlint分析为什么不报位宽不匹配? attach_img janlesion 2022-9-21 83386 刀刀不刀刀 2024-7-16 10:47
[求助] spyglass cdc检查rule Ar_sync_int检查时crash zhou4539 2020-7-26 23839 漾_H2O 2024-7-16 10:22
[原创] 孩子都能学会的FPGA:第九课——多字节数据的发送和接收 attach_img chdaj58 2023-11-23 21871 罗伟淞 2024-7-16 09:08
[求助] idelay2 相位对齐问题 xapp855 attachment 听风漫步 2024-2-20 21187 人皆所向 2024-7-15 15:22
[求助] 关于静态时序分析pt问题 鹅鹅鹅丶 2024-7-11 4640 ljianlin 2024-7-15 14:39
[求助] ALTDDIO_OUT的输出始终为0 attach_img 谁枫而飘 2016-6-17 32481 LiXinQ 2024-7-15 13:38
[讨论] vivado的ILA缺少文件 scutlee 2024-7-11 1338 jinfeier 2024-7-15 10:05
悬赏 [求助] 使用modelsim仿真vivado的浮点运算ip报错 - [悬赏 50 信元资产] Ramsey 2019-6-26 34245 love_ee 2024-7-14 23:45
[求助] 关于跨时钟域打两拍目的的疑问 lipoi 2024-7-13 3836 yexingren21 2024-7-13 21:43
[求助] vcs带upf仿真,编译错误,找不到包 attach_img lk1210 2023-1-12 41120 枫林晓寒 2024-7-13 13:06
悬赏 [求助] 下载IEEE论文 - [已解决] attachment 孙莱维 2024-7-12 3703 warewise6836 2024-7-13 10:50
[求助] 为什么foundry厂要不停的更新PDK版本? orientview 2024-7-12 3802 chinataozi 2024-7-13 09:02
[资料] Verdi使用教程 attachment  ...23456..8 风起云涌66 2021-3-4 7516956 ic886 2024-7-12 23:23
[原创] 原创-Verilog极简教程,附送源码和可执行环境 ic7x24 2018-4-4 63483 save_calling 2024-7-12 17:48
[求助] ambiq的超低功耗技术,有没有谁做过认真的分析和研究? orientview 2024-7-12 0418 orientview 2024-7-12 16:33
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-19 04:16 , Processed in 0.030281 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块