EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31142|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 29 30 31 323334 35 36 37 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] spyglass fatal 求助大佬指教！	FinnIC 2023-12-26	42522	jilinwjx 2024-10-18 15:56
[求助] STA setup/hold violation：clock network delay引起 ...2	Patrick0809 2024-10-16	122188	upsidedown 2024-10-18 15:42
[原创] Altera项目移植到Xilinx任务	xuyangfirst 2024-10-15	1979	zjwsh001 2024-10-18 10:32
[求助] SRAM的write through 和 write assit是什么意思？	四十五度向下 2024-10-17	21187	四十五度向下 2024-10-18 09:35
请教一下DC中target_library和link_library的区别？ ...2 3 4	craftfox 2004-9-8	3527249	日晨难再 2024-10-18 00:16
[求助] 插值 cic 输出低频噪声很高	遇见爱0107 2024-10-17	0711	遇见爱0107 2024-10-17 17:47
[求助] 五级反相器环振，占空比为什么这么不好看，有没有解决办法	IC_Ezreal 2023-8-28	21725	lanely 2024-10-17 17:18
[求助] DC编译中的design rule cost	追天鹅的青蛙 2010-11-13	511873	胡了 2024-10-17 15:57
[求助] CRC 计算问题	ann倩 2024-10-15	4870	ann倩 2024-10-17 13:51
[求助] conformal 设置哪些点不去verify 的命令是啥 - [已解决]	shangyuanbo 2024-10-17	1835	温柔阴影 2024-10-17 11:01
[求助] 为啥我在cadence617中写的verilog生成不了symbol	infinity233 2024-10-15	21010	infinity233 2024-10-16 19:33
[讨论] AXI 4的Non-modifiable transactions	硅下亡魂 2024-10-11	2843	硅下亡魂 2024-10-16 16:59
[求助] 两个独立的license同时启动 ...2	dabenzhong 2012-2-6	129739	xyz103053 2024-10-16 12:42
[求助] 关于使用virtuoso/ams进行数模混仿，但是全命令行	nomercy 2024-10-15	11182	zenghan0323 2024-10-15 17:13
[原创] 特权同学倾情奉献9G海量FPGA学习资料（这是最新版，希望版主删掉原来的） ...2 3	rousong1989 2014-7-16	209274	jiangnaner 2024-10-15 14:14
[求助] fpga大批量烧录方法	福生无量 2024-10-15	2908	福生无量 2024-10-15 13:10
[求助] 急求DW_axi_x2x databook	menggujibaren 2023-11-9	32244	gongchengshi330 2024-10-15 10:56
[求助] UPF设计中Formality对于Retention Register比对老是过不了 ...2	三岁就十分拽 2022-8-9	105188	zupreme 2024-10-15 10:07
[讨论] 有了解蒙哥马利模乘的么	scutlee 2024-10-14	0629	scutlee 2024-10-14 23:18
[原创] Digital Design and Computer Architecture（教材） ...2	艾艾小阳 2021-4-15	124310	zhb9103 2024-10-14 21:03
[求助] 求 JESDEC SDRAM SDR spec	lewis.l.l 2024-10-14	0554	lewis.l.l 2024-10-14 18:53
[求助] 谁有JEDEC standard：sdr sdram specification,能分享一下吗	licong0601 2010-10-13	15070	lewis.l.l 2024-10-14 17:31
[求助] VDD VSS	yuanpin318 2024-10-14	3944	zero_0 2024-10-14 15:45
[原创] 孩子都能学会的FPGA：第十一课——基于握手机制的跨时钟域同步	chdaj58 2023-11-29	22630	ic886 2024-10-14 15:31
[求助] vivado布局布线，cpu和内存占用率	Darnew 2024-10-13	41502	Darnew 2024-10-14 15:16
[求助] CIC滤波器	maxer2333 2024-10-14	1649	满嘴谗言 2024-10-14 10:29
[讨论] DDR 的ECC能纠正单bit错误，那么多bit错误呢 ...2	scutlee 2024-3-23	112344	xinb 2024-10-13 22:52
[原创] verilog编辑器配置实时语法检查	my2817 2019-4-10	86265	my2817 2024-10-13 21:46
[求助] 如何理解DMA linklist mode下，pcs-ccs-cb-tcb的模型呢？	viviy 2024-10-13	0765	viviy 2024-10-13 18:44
[讨论] spyglas时钟过少被当成0了	scutlee 2024-9-11	1797	loglong 2024-10-12 20:16
[原创] 卖芯片数据- 加企鹅：674762564	ip_qq3010583137 2024-10-12	1830	tangyaoyun 2024-10-12 17:21
[求助] DFT设计串chain时clockgate如何设计	jinfeier 2024-10-10	5925	jinfeier 2024-10-12 14:46
[原创] SF-CY3 FPGA套件开发指南Ver7.10 （by特权同学）	rousong1989 2014-7-25	12475	lmyyjx 2024-10-12 13:50
[求助] 数字ic反向对人有提升吗 ...2	upupgogo 2024-9-2	164736	maws 2024-10-12 10:37
[求助] 任意深度的异步fifo设计 ...2	时间在走人在变 2024-9-21	102008	maws 2024-10-12 10:08

1 ... 29 30 31 323334 35 36 37 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31142|排名: 12

快速发帖

浏览过的版块

站长推荐 /3