数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30940|排名: 20

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 32 33 34 353637 38 39 40 ... 884 / 884 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 门控时钟时序约束的疑问	lzhj21 2024-6-20	4853	lzhj21 2024-6-26 17:19
[求助] 后防真	fangwang85 2024-6-26	0440	fangwang85 2024-6-26 17:06
[讨论] C910 AXI2AHB桥	dreamer21 2024-6-19	4703	dreamer21 2024-6-26 16:35
[原创] 【每日一题】一起学Verilog ...2 3	ic7x24 2018-12-30	2116646	辰小辰 2024-6-26 08:02
[求助] AHB error响应	dreamer21 2024-6-25	2546	dreamer21 2024-6-25 22:00
[求助] 请教一下仿真中有多个timescale时VCS到底是怎么处理的 ...2	orlye 2012-7-18	1217750	mxsuoxin 2024-6-25 19:39
[讨论] clock gate 的 enable 信号需要同步吗？？	scutlee 2024-5-15	3869	xdwlian 2024-6-25 16:20
[讨论] 有关define_name_rules的使用	金角大王G 2021-1-27	22844	金角大王G 2024-6-25 15:08
[原创] 孩子都能学会的FPGA：第十五课——不同频率正弦波的叠加	chdaj58 2023-11-29	11873	ic886 2024-6-25 13:53
[原创] 孩子都能学会的FPGA：第十四课——FPGA的乒乓操作	chdaj58 2023-11-28	22058	ic886 2024-6-25 13:51
[原创] 孩子都能学会的FPGA：第十三课——利用ROM缓存实现DDS发送器	chdaj58 2023-11-27	11292	ic886 2024-6-25 13:50
[原创] 孩子都能学会的FPGA：第十二课——利用内存产生正弦波	chdaj58 2023-11-27	31453	ic886 2024-6-25 13:48
[原创] 孩子都能学会的FPGA：第三课——阻塞赋值和非阻塞赋值	chdaj58 2023-11-17	11326	ic886 2024-6-25 13:35
[资料] tigervnc，centos6.9，包括客户端服务器端安装版本 ...2	guan6115 2021-4-13	124995	conrad520 2024-6-25 12:42
[讨论] FPGA分配引脚和时序约束	scutlee 2024-6-19	5599	mfkiwl 2024-6-24 20:01
[原创] 基于sparten6的数码管实验总结及源码	qinzhanao 2015-1-14	31841	ic886 2024-6-24 17:59
[求助] 网表仿真，cell的表现不符合真值表描述，求助！！！ - [已解决]	puerlike 2024-6-19	7947	harry_hust 2024-6-24 10:06
[讨论] AXI蝴蝶结死锁	dreamer21 2024-6-21	01073	dreamer21 2024-6-21 20:14
[求助] 关于异步复位、同步释放的问题 ...2 3	youbiandeni 2013-10-28	2514102	hodor 2024-6-21 18:17
Design Compiler有命令报出整个设计的全部cell的个数吗?	aluzi 2004-9-20	96923	jeannyhuang 2024-6-21 08:27
[求助] 求助串并转换电路分析	djjianer 2024-6-20	0657	djjianer 2024-6-20 17:31
[求助] liberate	fangwang85 2024-6-20	0574	fangwang85 2024-6-20 14:53
[讨论] 正在做一个DSP+FGPA协议接口，大家给点建议	expoed 2016-8-19	73720	yangxiaolanhi 2024-6-20 14:25
[求助] spyglass识别不了在.v文件里的buffer等模块应该怎么办 - [已解决]	tdtlsh 2024-6-19	2632	tdtlsh 2024-6-20 14:22
[求助] xilinx的BRAM使用	zhang_cc 2024-6-14	2733	zhang_cc 2024-6-20 00:17
[求助] MIPI DPHY半双工带宽	pds懒洋洋 2024-6-14	4760	pds懒洋洋 2024-6-19 22:37
[讨论] 关于S家AXI VIP的疑问（协议检查）	dreamer21 2024-6-19	2772	dreamer21 2024-6-19 20:11
[求助] 求 papers	kk2009 2024-3-28	3951	igolaps 2024-6-19 19:42
[求助] 求IEEE paper	kk2009 2024-3-22	51022	igolaps 2024-6-19 19:41
[求助] 关于AD9361的多芯片同步的问题 - [已解决] ...2	TUJzzz 2023-8-1	115915	mfkiwl 2024-6-19 17:17
[讨论] 一片FPGA芯片能例化几个ILA,MMCM,PLL和VIO？？？？？？	scutlee 2024-5-17	3626	yangxiaolanhi 2024-6-19 16:56
[求助] DMA传输实现的问题	pseudofjxl 2019-8-29	42567	mfkiwl 2024-6-19 16:21
[原创] DMA 原理疑问---流控制 ...2	494693243 2019-11-27	169684	mfkiwl 2024-6-19 16:20
[讨论] reset有timing violation	scutlee 2024-6-19	3635	Lover_Momo 2024-6-19 16:11
[讨论] 用vivado仿真只能看到最顶层的信号波形吗？	scutlee 2024-5-15	1313	seayang811 2024-6-19 15:22

1 ... 32 33 34 353637 38 39 40 ... 884 / 884 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30940|排名: 20

快速发帖

浏览过的版块

站长推荐 /2