EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31114|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 32 33 34 353637 38 39 40 ... 889 / 889 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 去公司做了几年技术，你在这几年学到的技术是不是属于你自己的？	dodoee 2024-9-3	22069	alienwarexie 2024-9-4 16:36
[求助] Synopsys DC工艺库的使用	安大卢小帅 2024-2-26	32014	qiang_he 2024-9-4 16:14
[求助] dc综合 tri - [悬赏 200 信元资产]	LLLHY123123 2024-5-15	91364	潇洒的蛋壳Chris 2024-9-4 13:57
[求助] 直流应力对延时的影响	wu_bo 2024-9-3	21423	wu_bo 2024-9-4 12:02
[求助] 自己用booth算法+华莱士树写乘法器是不是大概率不如dw自带的？	薛定谔的青蛙 2024-7-23	51163	upsidedown 2024-9-4 11:24
[求助] 求一下IIC的SCL pin和SDA pin的DC约束怎么下，谢谢各位大佬	凌风 2024-9-3	01352	凌风 2024-9-3 16:16
[讨论] 通过分频产生的时钟能不能视为同步时钟 ...2	scutlee 2024-8-7	101635	upsidedown 2024-9-3 15:44
[讨论] 怎么把所有parametr放到同一个文件中？？	scutlee 2024-8-26	3760	upsidedown 2024-9-3 15:35
[讨论] 如果用到时钟的下降沿会有什么影响？？？	scutlee 2024-4-10	91935	upsidedown 2024-9-3 15:22
[讨论] 可以用clock来做一些逻辑吗？？	scutlee 2024-8-9	6966	upsidedown 2024-9-3 15:11
[求助] 请问High-Performance Simulation Option无法打开的原因	调皮捣蛋 2023-4-12	11799	leonard30 2024-9-3 08:11
[其它] Stratix V FPGA闲置出售，咨询即送5G F-OFDM的verilog和matlab代码！！ ...2 3 4 5 6..12	myCollins 2016-1-8	11541085	15007001012 2024-9-2 19:16
[求助] 仿真器疑问	纸鸢Ame 2024-9-2	0510	纸鸢Ame 2024-9-2 16:51
[求助] AHB的slice	dreamer21 2024-9-2	0655	dreamer21 2024-9-2 16:38
[讨论] 关于芯片逆向设计的一些迷茫 ...2 3 4 5	IC.Michael 2015-5-4	4523679	upupgogo 2024-9-2 15:38
[讨论] 如何进行CRG设计？	IC.Michael 2019-4-1	34783	用户名无效 2024-9-2 10:50
[转贴] 国内主要的IP产商资料	zhanweisu33 2024-8-30	63025	icroad 2024-9-2 00:08
[讨论] 做DFT为什么要用mux选择不同得时钟啊？	scutlee 2024-8-7	4931	VII 2024-9-1 15:07
[原创] Xilinx FPGA NVMe主机控制器IP，高性能版本	axpro 2024-2-1	21423	axpro 2024-8-31 21:56
[原创] SPI,I2C,I2S协议介绍 ...2	羽无芯 2021-1-14	159923	wuchaoxiang 2024-8-31 21:28
[求助] 求国内主要的IP产商资料	芯动先生 2024-8-30	01181	芯动先生 2024-8-30 17:39
[讨论] default value for import export task port are not supported	scutlee 2024-8-30	01125	scutlee 2024-8-30 11:23
[原创] Tessent Tutorial	dreamer180 2019-10-30	32687	sunshouhua 2024-8-29 23:13
[讨论] 传输门和三态门优缺点讨论	hehuachangkai 2023-10-28	43367	hsgl 2024-8-29 17:39
[求助] generator是否可综合？	sunshuo571116 2020-8-11	74139	jinghew0 2024-8-29 15:18
[求助] PCB连线漏连	时间在走人在变 2024-8-29	0787	时间在走人在变 2024-8-29 13:49
[求助] 西安IC设计	Tommy22333 2024-8-28	01241	Tommy22333 2024-8-28 17:05
[讨论] 假如有pin mux，怎么做时序约束？？	scutlee 2024-8-15	51141	Liang_Xiaoqian 2024-8-28 15:23
[调查] 大家在用xilinx的那个系列搞产品? ...2 3 4 5	jacksonzh 2011-12-28	4728049	周一 2024-8-28 14:58
[讨论] 关于US_8ths的设置	m8510a 2022-8-30	22798	shuxinglong 2024-8-27 14:15
[原创] SystemVerilog学习（2）：搭建学习环境 ...2	sivar 2010-12-5	1011291	Lchangjiang 2024-8-27 09:28
[原创] 时序约束	羽无芯 2021-1-9	14416	phenixsong 2024-8-26 20:18
[求助] synopsys dw pcie dma时序问题如何解决？	指点江山 2024-8-26	0892	指点江山 2024-8-26 16:10
[解决] 已解决	kyaaaa 2024-8-26	0489	kyaaaa 2024-8-26 13:55
[求助] 异步FIFO设计求助	时间在走人在变 2024-6-18	51105	A涂11 2024-8-26 13:40

1 ... 32 33 34 353637 38 39 40 ... 889 / 889 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31114|排名: 8

快速发帖

浏览过的版块

站长推荐 /1