设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Digital VLSI Design and Simulation with Verilog

1 2 345 / 5 页下一页

发新帖

楼主: ffq513

[资料] Digital VLSI Design and Simulation with Verilog

发表于 2022-10-6 07:43:50 | 显示全部楼层

好材料，非常感谢。我们正在等待新的信息。

回复支持反对

发表于 2022-11-25 10:24:17 | 显示全部楼层

Simulation

回复支持反对

发表于 2022-11-29 09:56:16 | 显示全部楼层

thanks

回复支持反对

发表于 2022-12-1 20:48:53 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-12-29 15:28:49 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-1-3 16:21:02 | 显示全部楼层

看看学习

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-3-14 05:36:16 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-3-19 11:47:06 | 显示全部楼层

看看

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-3-19 12:40:23 | 显示全部楼层

楼主辛苦了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-3-29 08:23:25 来自手机 | 显示全部楼层

谢谢分享

回复支持反对

1 2 345 / 5 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-25 16:10 , Processed in 0.023477 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表