设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Digital VLSI Design and Simulation with Verilog
12345下一页
返回列表 发新帖
楼主: ffq513

[资料] Digital VLSI Design and Simulation with Verilog

[复制链接]
dennates
发表于 2022-3-7 22:28:27 | 显示全部楼层
thanks~~~~~
回复 支持 反对

举报

古罔金来
发表于 2022-3-8 09:00:37 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

yaoqing88
发表于 2022-3-9 09:54:05 | 显示全部楼层
THANKS A LOT
回复 支持 反对

举报

Tom。。
发表于 2022-3-10 22:40:56 | 显示全部楼层


没有下载链接呀
回复 支持 反对

举报

li_john
发表于 2022-4-2 08:52:42 来自手机 | 显示全部楼层
我也看不到
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

ahzhangyq
发表于 2022-4-2 11:58:11 | 显示全部楼层
多谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

syxd2012
发表于 2022-4-11 20:42:07 | 显示全部楼层
感谢分享                       
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

little_earth
发表于 2022-4-15 15:08:16 | 显示全部楼层
谢谢分享，学习
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zhsh94
发表于 2022-4-25 18:54:32 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

huatiantian
发表于 2022-5-25 21:59:10 | 显示全部楼层
kankan
回复 支持 反对

举报

下一页 »
12345下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 15:47 , Processed in 0.026364 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表