verilog用法

数学必考150 · 发表于 2024-11-21 15:17:21

您需要登录才可以下载或查看，没有账号？注册

x

想问下各位大佬如果想打印出来模块内部的信号值进行核对除了fdisplay那些打印函数还有什么办法能导出吗？因为我在bench里面用fdisplay，去连接芯片模块信号的时候信号数量太多好像就会报错跑不了

liuguangxi · 发表于 2024-11-21 15:34:34

考虑限制要打印信号的数量以及触发条件，应该不是每时每刻的信号都需要打印出来

数学必考150 · 发表于 2024-11-21 16:27:16

liuguangxi 发表于 2024-11-21 15:34
考虑限制要打印信号的数量以及触发条件，应该不是每时每刻的信号都需要打印出来 ...

是的我目前需要做的是master_rst复位之后看一下端口的默认值打印是打印一次就可以主要是观察的信号就有一百多个就很难顶；请问大佬这个限制有明确的规定或者规则什么的吗

liuguangxi · 发表于 2024-11-22 09:15:25

如果只是复位之后只打印一次要观察信号应该比较容易的，工具不应该报错的

[求助] verilog用法