数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30172|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 28 29 30 313233 34 35 36 ... 863 / 863 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 请教一个VCS功能仿真时序采样的问题	xikezn 2014-11-8	96547	飞翔的荷兰人 2023-9-13 09:44
[资料] [PCIe]入门书籍: PCIE标准 ...2 3 4 5 6..8	lijiangpeng 2015-5-2	7624029	leomoon85 2023-9-13 09:44
[原创] VCS与Vivado仿真差异问题	mrpp 2023-9-7	3754	BrightMoonQSZ 2023-9-13 09:37
[资料] 大话FPGA ...2	尐翟 2019-11-3	113829	liulongchao 2023-9-13 08:54
[求助] 形式验证formality中match阶段unread point问题	1252005989 2020-3-16	74614	satans 2023-9-12 20:12
[求助] 关于ams 仿真器仿真速度过慢的问题	Amyha 2021-4-12	83853	shuxinglong 2023-9-12 19:08
[求助] 请问哪本书讲过寄存器和外部存储器读写呢（APB，AXI）？ ...2	erwang 2022-11-13	112845	cindy_yao 2023-9-12 14:22
[求助] verdi的使用问题	ningyuan198 2023-9-8	4868	ningyuan198 2023-9-11 19:52
[讨论] 非阻塞赋值的问题	zhanghanqing 2023-8-14	9784	buyaozc 2023-9-11 12:35
[招聘] ArmChina（安谋科技）校园招聘内推	qq781946487 2023-9-11	0573	qq781946487 2023-9-11 10:10
[求助] 请教关于isolation导致的X态问题	shirelee 2023-8-23	9760	shirelee 2023-9-11 09:06
[求助] 关于UART接收端如何开始接收的疑问 ...2	lzhj21 2023-8-22	121105	lzhj21 2023-9-10 11:36
[原创] JZ2440带LCD和OV5642摄像头（driver code）一起出售	dodoee 2023-9-10	0457	dodoee 2023-9-10 11:23
[求助] 求Cyclone IV GX Transceiver Starter Kit的光盘资料	npnbjt 2023-9-8	0427	npnbjt 2023-9-8 19:25
[求助] 求Cyclone IV GX Transceiver板子的光盘？	npnbjt 2023-9-8	0375	npnbjt 2023-9-8 19:21
[求助] verilog宏定义的问题	zhanghanqing 2023-8-31	3627	烟花一时 2023-9-8 18:18
[求助] vcs编译报错 Error-[MTL] Memory Too Large ...2	931692159 2019-12-5	125096	fengbohan1 2023-9-8 17:16
[转贴] DPT和cc corner的关系	nirvana_pear 2023-9-8	0444	nirvana_pear 2023-9-8 15:14
[求助] 求大佬给一下dc安装的教程和安装包。	ryan_ 2019-8-4	21703	曜曜灵 2023-9-8 10:12
[求助] 求一个linux版本的beyongcompare的key	asic_service 2017-7-9	21599	liusheng83 2023-9-8 10:08
[讨论] IC前端设计Clock_Swith_Glitch_Free_Verdi	邢焕平 2023-8-11	7976	lzhj21 2023-9-7 15:37
[讨论] 可以看90%以上的IP源码	quenii 2023-9-7	0760	quenii 2023-9-7 15:28
[求助] i2c读写片外eeprom需要控制逻辑吗？	hanx 2023-9-7	0503	hanx 2023-9-7 14:28
[原创] SystemVerilog学习（2）：搭建学习环境	sivar 2010-12-5	99127	Gavin-35 2023-9-6 20:58
[求助] 在vivado观察HLS综合后的波形中，为什么start信号延迟rst信号很久才被拉高？	sins17 2023-9-6	0564	sins17 2023-9-6 15:39
[求助] tessent有类似于Error查找表之类的文档吗	zhaoqingyi13 2023-9-5	0395	zhaoqingyi13 2023-9-5 16:04
[求助] 初学uvm的问题	nullptr 2022-8-18	32553	LB_Adams 2023-9-5 11:14
[求助] SPI输出接口（时钟、数据都有）怎么加DC约束呢？	karyen 2023-9-4	2573	karyen 2023-9-5 10:58
[求助] lib库中area的影响 ...2	weena 2021-3-23	122302	ggk11 2023-9-4 21:21
[求助] 3分频的时序图	maxer2333 2023-9-4	3684	jiachuankang 2023-9-4 20:16
[资料] 分享一个ECO相关资料	Alex_Liu95 2023-5-19	11247	Jesin 2023-9-4 17:23
[资料] DDR SDRAM基本原理详细介绍 ...2 3 4 5 6..12	zhq415758192 2012-6-15	11733292	abnerchang 2023-9-4 15:52
[求助] 不懂就问，请教DC中是否有办法统计晶体管数量 - [已解决]	zero_zjl 2020-11-23	53675	zero_zjl 2023-9-4 10:14
[原创] 发现一个天才 ...2 3	innovation 2021-6-27	2513625	dihoo123 2023-9-4 09:32
[求助] tessent shell mbist脚本无法仿真	zhaoqingyi13 2023-9-4	0434	zhaoqingyi13 2023-9-4 08:52

1 ... 28 29 30 313233 34 35 36 ... 863 / 863 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30172|排名: 12

快速发帖

浏览过的版块

站长推荐 /2