EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 31180|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 28 29 30 313233 34 35 36 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] deltasigma数字滤波器设计	kingdomzhen 2024-11-11	81382	kingdomzhen 2024-11-12 10:20
[活动] 国产FPGA大家倾向使用哪家产品	574920045 2024-10-17	51907	574920045 2024-11-11 15:04
[讨论] IP资源互换	一个昵称 2024-11-9	0787	一个昵称 2024-11-9 10:17
[求助] VCS dve打开license报错	yangmou 2024-11-8	2858	yangmou 2024-11-8 23:24
[求助] 如何使用脚本实现下述网表替换	jinfeier 2024-11-8	5936	acrofoxAgain 2024-11-8 21:44
[资料] 基于Spyglass的同步设计分析与静态验证 ...2 3 4 5	edacw 2019-12-23	4217540	ffsher100 2024-11-8 21:17
[原创] 孩子都能学会的FPGA：第一课——初识FPGA硬件编程	chdaj58 2023-11-14	72191	小火要灵活 2024-11-8 21:09
[求助] DC综合求助 ...2	jinfeier 2024-11-7	141704	jinfeier 2024-11-8 20:31
[资料] 求coretool S-2021.09-SP3	fool123 2024-11-7	0634	fool123 2024-11-7 21:23
[求助] 三段式状态机和二段式状态机在时序上的差别	时间在走人在变 2024-11-7	1956	数学必考150 2024-11-7 19:29
[资料] ARM 官网下载的cortex m0 / cortex m3 源码（百度网盘）	dodoee 2022-5-18	94602	沧溟之沚 2024-11-7 15:52
[讨论] verilog illegal structural left hand side	scutlee 2024-11-5	1800	苍穹521earth 2024-11-7 15:32
[求助] 跑NCverilog仿真遇到关于worklib的问题！！求大神讲解~~	电子小建 2015-3-19	12716	天然卷 2024-11-7 11:20
[求助] DC 中对于inout类型port怎么约束？	sdustyj 2011-12-20	76375	Qear 2024-11-7 10:38
[求助] spyglass get_pins	zhushining 2024-11-6	1713	puxiancheng 2024-11-7 10:08
[讨论] wire型变量的部分赋值	scutlee 2024-11-6	1725	shadoww 2024-11-6 17:14
[求助] PLDA PCIE AXI控制器root模式使用求助	msqxl 2024-11-6	2811	msqxl 2024-11-6 15:47
[讨论] 组合逻辑用reg	scutlee 2024-11-6	0563	scutlee 2024-11-6 11:32
[求助] 什么时候会用到pulse clock	cyannn 2024-10-31	1728	Anturze 2024-11-6 10:34
[求助] 关于pt时钟约束	cyannn 2024-10-31	3980	Anturze 2024-11-6 10:31
[资料] 模拟电子技术基础-童诗白（绝对清晰版）pdf下载	249500749 2021-11-13	85378	童yeah 2024-11-5 22:39
[求助] clock uncertainty 设置为多少?	eighteenyo 2011-6-9	55806	张志强112233 2024-11-5 17:31
[资料] 夏宇闻 verilog数字系统设计 risc cpu 例子	wanhua 2020-8-19	93577	AleMin 2024-11-5 17:10
[原创] 【HDL系列】硬件加法器原理与设计	yywyz 2020-3-12	68737	清水河畔拧螺丝 2024-11-5 17:00
[讨论] USB/PCIe/SerDes/MIPI/DDR/HBM交流~	桃灰灰 2024-3-8	71838	桃灰灰 2024-11-5 15:06
[求助] 有大神知道FPGA中DFE的自适应算法吗？	donaldtsl 2015-12-1	44387	msbmsbmsb 2024-11-5 12:03
[求助] PLL的时钟约束问题	Anturze 2024-11-4	1763	harry_hust 2024-11-4 16:34
[求助] 关于AXI总线ID宽度的问题	dqwuf2008 2024-11-1	31209	ht_lch 2024-11-4 11:07
[求助] 数字IC DC综合是指做什么的 ...2	DanteZou 2022-8-18	103651	mumu_lc 2024-11-4 10:26
[原创] 8051 MCU IP 授权费用 ...2	007无敌 2024-11-1	101867	曦玄 2024-11-3 15:24
[讨论] 参数的运算	scutlee 2024-11-1	2753	liuguangxi 2024-11-3 13:06
[活动] 【更新，参加7月期】基于Xilinx Spartan-3E的真随机数发生器的设计精华1 ...2 3 4 5	huiyuanai3 2012-6-25	4326101	ying3102008 2024-11-3 09:11
[资料] or1200 CPU开源代码及quartus II工程	Jerry张 2017-10-12	63326	davie_huang 2024-11-2 21:01
[资料] FPGA入门资料	John8023 2016-9-24	34438	RSTZYP 2024-11-2 15:14
[讨论] 2024年半导体行业薪酬报告分享	芯电图 2024-11-2	01109	芯电图 2024-11-2 12:03

1 ... 28 29 30 313233 34 35 36 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 31180|排名: 5

快速发帖

浏览过的版块

站长推荐 /1