在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] XILINX 的USB IP 有谁用过吗?是不是要付费的啊?  ...2 hongyijia13 2014-1-12 1717347 gdutchen 2024-12-25 15:38
[原创] arm-cortex-a78 架构 NeverLazyThu 2022-4-10 74388 yang0694 2024-12-25 09:40
[转贴] 时钟切换电路 peter861021 2019-7-14 28219 Min_Johnson 2024-12-25 09:35
[求助] ARM-SOCRATES 中Nic400配置的问题 - [悬赏 500 信元资产] Liang_Xiaoqian 2024-1-30 53911 IC.Michael 2024-12-24 20:25
[求助] 镁光LPDDR5的register model后门写访问如何实现? 新人帖 张江IC侠 2023-3-15 22650 Surmullet 2024-12-24 16:57
[求助] 请教PTPX的使用问题  ...2 zhaokang233 2013-1-6 1711780 kevon_kk 2024-12-23 17:39
[资料] ic前端几本经典书籍(经典中的经典)分享  ...23456..15 329879762 2019-1-7 14559296 chiphomer 2024-12-23 15:23
[原创] ARM架构参考手册ARM V9  ...2 NeverLazyThu 2022-4-10 135810 zhou19891227 2024-12-23 09:30
[原创] 从D触发器的逻辑结构说明建立时间和保持时间 精华1  ...23456 挂在天边的鱼 2011-9-28 5648318 skahill 2024-12-22 11:38
[求助] 求助FP16乘法器设计问题 新人帖 烈烈风中 2024-7-23 62235 lyleshao 2024-12-22 03:23
[求助] Xilinx的DDS IP核的RTL代码,一般从哪可以得到?  ...2 helimpopo 2024-11-13 111765 helimpopo 2024-12-20 20:41
[求助] 关于12nm工艺下的1R1W SRAM选择 新人帖 sunbox98 2024-8-4 52512 sunbox98 2024-12-20 18:56
[求助] 为什么PR后的时序会好于DC后? LQY2000 2024-12-18 81650 LQY2000 2024-12-20 17:18
[求助] 除了mcdf,还有什么项目适合入门uvm验证 tenandseven 2023-3-20 32802 jiangnaner 2024-12-20 16:49
[转贴] 定点数与截位 gmei1981 2024-12-19 21508 gmei1981 2024-12-20 13:53
[求助] 综合的log里面显示时序违例优化到0了,但是report_timing还会报出-2ns的违例路径 2441697316 2024-12-20 0877 2441697316 2024-12-20 11:20
[求助] tetramax出patten之压缩逻辑  ...23 jinfeier 2024-12-17 253050 2596784844 2024-12-20 10:41
[其它] 南京芯博瑞电子科技有限公司,有所有进口的全品牌与全系列,价格合适,欢迎咨询 芯博瑞小管 2024-12-16 41069 芯博瑞小管 2024-12-20 08:58
[求助] DC逻辑综合时候怎么保留hierarchy,不让工具给flatten了 新人帖  ...2 east1203 2019-5-6 1111001 SYSCLK_ERIC 2024-12-19 17:33
[求助] vcs DVE中如何显示fsm的状态值 yinsongzhu 2011-3-16 55209 renlai疯 2024-12-19 16:00
[求助] 请教verdi行间距 新人帖 bujue 2022-9-5 63873 ty_xiumud 2024-12-19 14:44
[讨论] 目标是芯片架构工程师应该怎么努力 Yuki_IC 2024-12-17 31625 memcad 2024-12-18 22:44
[求助] HLS综合错误 sins17 2024-12-18 0828 sins17 2024-12-18 15:50
[求助] FPGA & RS232串口管脚分配疑问 时间在走人在变 2024-12-18 0847 时间在走人在变 2024-12-18 15:23
[原创] force赋值reg和wire的区别 atlandis 2012-5-8 53808 点灯小能手 2024-12-18 14:31
[求助] PDK的器件输出负载电容为0,dc max_capacitance违例 新人帖 chenyipangyou 2024-4-2 21442 没事早点睡 2024-12-18 13:36
[讨论] 异步fifo设计中使用格雷码方案时时序约束问题  ...2 zhanghi 2010-11-15 1213114 统计局呵呵 2024-12-18 10:02
[求助] 综合怎么设置不进行时序优化,只做面积优化? 2441697316 2024-12-17 3858 harry_hust 2024-12-18 09:56
[求助] 求 smic 40 HV 的memory compiler atlandis 2024-12-18 0676 atlandis 2024-12-18 09:07
[原创] 三个月开发NVMe IP不是梦 xidianuser 2024-12-6 31743 xianuser 2024-12-17 23:29
[求助] Verilog 打拍对齐 新人帖 icecola 2024-12-10 51454 夏尔 2024-12-17 16:29
[求助] verilog中task的格式问题 Arthurjlin 2021-2-20 96992 love_ee 2024-12-17 15:26
[求助] NIC400 remap配置方法 Liang_Xiaoqian 2024-11-29 51502 时常在坑爹 2024-12-17 09:40
[求助] spyglass stopfile 和 ignorefile, stop和ignoredu什么区别 新人帖 sducut 2023-11-17 42926 sducut 2024-12-17 09:32
[求助] 关于spygalss的warning,STARC05-1.3.1.3 新人帖  ...2 eexng 2023-3-4 1312117 Hedtsssss 2024-12-16 22:40
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-22 14:38 , Processed in 0.017167 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块