数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31329|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 24 25 26 272829 30 31 32 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 关于verilog 的代码风格	fj773 2025-3-4	81915	fj773 2025-3-14 10:35
[解决] Micro SDHC 32GB SD模式初始化下CMD没有任何响应	highflyer2014 2025-3-13	11070	highflyer2014 2025-3-14 10:20
[资料] Design Complier入门之84问 ...2 3	small5 2016-8-25	2613975	ddlo999 2025-3-13 20:18
[求助] 请教Tessent做DFT，MBIST和Sacnchain是同时做还是分开2个流程做?	FrozenlipX 2025-2-4	31206	FrozenlipX 2025-3-13 18:09
[求助] ASIC SYN大牛看过来：动态时钟切换MUX怎么约束？ ...2	gwbing 2018-9-1	1312251	夏尔 2025-3-13 17:38
[讨论] 有做过openPowerlink协议栈在Xilinx FPGA平台上的移植的大神吗	konrad_26 2017-1-18	33019	gavin99 2025-3-13 14:09
[讨论] signed to unsigned conversion occurs	scutlee 2025-3-13	0840	scutlee 2025-3-13 11:12
[讨论] DC综合卡在这里，怎么办 ...2	scutlee 2025-3-12	101442	John_Zhang 2025-3-13 11:09
[求助] 降噪ai算法-图像处理ISP	皖南坤势 2024-3-8	11355	junluoyu 2025-3-13 07:40
[求助] 数字后仿真里面遇到异步FIFO跨时钟域	叶子iou 2025-3-12	1832	ilmkduse 2025-3-12 18:13
[求助] vcs编译选项	iknowzxc 2019-5-13	810062	jj821812532 2025-3-11 18:23
[讨论] 综合出现bug	scutlee 2025-3-10	51352	ilmkduse 2025-3-11 14:44
[讨论] baugh wooley和Karatsuba乘法那个更好呢	scutlee 2025-3-11	0894	scutlee 2025-3-11 10:28
[讨论] signed to unsigned assignment occurs	scutlee 2025-3-11	0781	scutlee 2025-3-11 10:12
[求助] 如何批量给rtl增加的module和宏增加前缀？	goaheadxxt 2025-2-21	71145	IcerVictor 2025-3-10 17:46
[求助] Milkyway 库	liudehua934 2012-2-9	44345	hjty 2025-3-10 16:37
[求助] 做一个最简单的register-based memory，应该怎么做啊？	orientview 2025-3-3	81499	2596784844 2025-3-10 15:50
[转贴] 参与流片是一种怎样的体验	michaelwangwin 2024-11-14	51603	nbaman 2025-3-10 14:54
[讨论] 综合的网表和rtl一起综合	scutlee 2025-3-6	31347	FrozenlipX 2025-3-10 11:43
[求助] 某一时钟clk和它的二分频clk_div2之间怎么互相切换	从这一刻信仰 2016-4-4	87481	从这一刻信仰 2025-3-10 09:24
[求助] 关于Matlab中synthesizeNTF函数的问题	blue1988 2011-2-17	66151	苏福人 2025-3-10 09:00
[原创] RDMA 高性能 IP：超越不是梦想 ...2	xianuser 2024-6-22	143520	xianuser 2025-3-9 22:56
[求助] 超前进位加法器	YoungZ1 2017-8-16	55323	diamondpp 2025-3-9 09:44
[求助] 请教一下，Xilinx 7系列的FPGA，有没有办法做数字CDR？最大接收码率能到1.2G吗？ - [悬赏 50 信元资产]	fzfh1219 2020-10-25	95825	猫王1234588 2025-3-8 18:37
[讨论] 基于图像去雾和动态范围增强的图像处理平台实现	慎微-西交大 2025-3-7	01247	慎微-西交大 2025-3-7 19:02
[求助] 求助Memory Compiler大块SRAM拆分策略	sunbox98 2025-2-18	61660	Tang00 2025-3-7 17:52
[原创] AD9144笔记（6）	chop147 2025-3-7	0986	chop147 2025-3-7 17:20
[讨论] 网表和代码一起综合	scutlee 2025-2-19	51292	robin0612 2025-3-7 16:30
[原创] MIPI D-PHY Spec ...2 3 4 5	ytlin0 2014-2-27	4822815	steven_wgq 2025-3-7 11:01
[求助] 关于一个6输入的LUT等效为多少个门	杀手1983 2015-4-12	48613	frostbitegbk 2025-3-5 17:25
[求助] rtl中的反馈逻辑	godofdv 2025-2-28	31491	zhaozhety 2025-3-5 14:41
[求助] SRAM的选择（一颗大颗还是拆成多颗小颗）	chian 2023-11-10	53710	youop 2025-3-5 10:07
[转贴] 转：DC综合原理与实践第二部分	nirvana_pear 2023-9-19	44810	金角大王G 2025-3-4 17:29
[求助] 综合报Internal assertion failure	easyknow 2025-3-3	11141	Karpebala 2025-3-4 11:01
[求助] PLL IP核调用求助	时间在走人在变 2025-3-3	31872	时间在走人在变 2025-3-4 10:41

1 ... 24 25 26 272829 30 31 32 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31329|排名: 8

快速发帖

浏览过的版块

站长推荐 /1