在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] spyglass cdc 如何约束异步fifo? sducut 2024-7-31 31341 ilmkduse 2025-2-21 10:13
[资料] 陈新武DFT讲稿.pdf  ...2345 tengjiexx 2023-5-6 428664 yeap 2025-2-20 17:20
[原创] 《集成电路静态时序分析与建模》已经出版发行,欢迎批评指正。京东、当当等电商有售。  ...23456..14 二师兄 2016-7-8 13756950 dalianhongwu 2025-2-20 10:21
[求助] synopsys license 启动时,如果没有连网线,就启动不了 - [悬赏 300 信元资产]  ...2 adan313 2019-9-22 116654 wang_uestc 2025-2-20 09:27
[原创] clock downstream 任大大 2025-2-19 0619 任大大 2025-2-19 19:36
[求助] 使用dc综合不同位宽的乘法为啥延时都是一样 frostbitegbk 2025-2-19 4896 frostbitegbk 2025-2-19 14:36
[求助] AXI防死锁机制中SAS和SS的区别? 新人帖 hualiu 2025-2-16 1770 dqwuf2008 2025-2-18 10:33
[求助] 基于upf的低功耗,psw输出电源是否要拉到模块port? 新人帖 kvink1n 2025-2-17 0571 kvink1n 2025-2-17 11:03
[求助] 关于VCD波形dump的问题 JekinBrown 2024-11-22 11068 JekinBrown 2025-2-15 20:26
[求助] vivado中RTL仿真正确但是在virtuoso中前仿真不正确 周三天气不错 2025-2-15 0510 周三天气不错 2025-2-15 19:39
[求助] vivado更新block design,create HDL Wrapper一直没有更改后的端口 feifan1996 2020-11-4 26571 maozheng110 2025-2-15 11:28
[求助] dc如何实现verilog、vhdl混合综合? 吕归尘 2025-2-14 2857 puxiancheng 2025-2-14 16:57
[求助] 关于vivado中时钟ip核的使用问题 yangtao417 2025-2-13 3919 liuguangxi 2025-2-14 16:33
[转贴] 跨时钟域处理--最终详尽版【转载加收藏】  ...2345 王钰 2020-12-18 4925431 Mentionsss 2025-2-13 19:55
[求助] FPGA计算核与查表匹配问题 HardLife 2025-2-11 3829 murphy522 2025-2-13 16:23
[求助] SPYGLASS如何打开Speadsheet Viewer? 新人帖 LHT_HUNTER 2025-2-13 0508 LHT_HUNTER 2025-2-13 16:08
[求助] 请教一下spyglass的spreadsheet怎么打开? melinda_li 2022-3-4 21690 LHT_HUNTER 2025-2-13 15:58
[求助] ADC DDR时序约束问题源同步约束  ...2 kimdow 2016-11-6 1210088 hawksuc 2025-2-13 11:54
[求助] 请教一个tcl转译语法的问题 huanglc_IC 2025-2-12 6797 Challensys 2025-2-13 10:59
[求助] vivado 生成bit,ila加载不出来 - [悬赏 200 信元资产] TUJzzz 2023-12-13 210874 huanglc_IC 2025-2-13 09:53
[求助] ubuntu20.04中的verdi的vdCov无法正常使用  ...23 mrpp 2023-11-24 226375 tinyoking 2025-2-13 09:13
[原创] 高性能NVMe IP:支持PCIe4.0的NOPHAE PCIE4.0 加速引擎 xianuser 2025-2-12 0740 xianuser 2025-2-12 08:25
[原创] NVMe 1.3d host IP  ...23456..8 xianuser 2020-5-5 7431356 xianuser 2025-2-12 08:12
[求助] dw axi dma疑问 lindahnu 2025-2-8 2783 lindahnu 2025-2-11 18:09
[求助] 有关set_max_delay的疑问,请指教 geff 2021-8-5 63758 cyannn 2025-2-11 14:30
[求助] 刷HDLbits遇到一个问题 新人帖 czhhzc 2025-2-11 5874 czhhzc 2025-2-11 11:26
[求助] 跨时钟域传输求助 纸鸢Ame 2025-2-10 2772 jake 2025-2-11 09:37
[求助] 快时钟域的信号能直接在它分频的慢时钟的时钟域使用吗 sktwo 2025-2-10 2726 hxy2018 2025-2-10 21:53
[求助] SD HOST发送给device的clk和data,怎么确保满足device的建立保持时间? 新人帖 wyl22040507 2025-2-10 0644 wyl22040507 2025-2-10 10:58
[求助] 哪位了解静态时序分析TimeCraft软件,另有重谢 - [悬赏 10 信元资产] jackygu 2025-2-10 0722 jackygu 2025-2-10 10:13
[原创] 通信IC设计(上册)_李庆华  ...2 songsong001 2021-5-11 166092 ericchen228 2025-2-9 14:52
[求助] 数模混合芯片IO连接的工具 xbuilder 2025-1-7 61181 xbuilder 2025-2-9 01:20
[原创] FPGA新手必用,Verilog HDL编程学习网站推荐 —— HDLBits 新人帖 望森FPGA 2024-9-24 22393 czhhzc 2025-2-8 21:28
[原创] Arty A7 XADC Demo 007无敌 2025-2-8 0535 007无敌 2025-2-8 15:59
[资料] 模拟电路画图visio元器件库 新人帖  ...234 linghan2333 2021-5-17 3111747 chenjj1999 2025-2-8 15:54
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-22 15:17 , Processed in 0.015578 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块