在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[原创] 《FPGA数字电子系统设计与开发实例导航》刘韬 attachment  ...23456..8 liuliming808 2015-5-17 7323807 casejob 2024-11-16 19:42
[资料] 《FPGA_数字电子系统设计与开发实例导航》 attachment zxopenwgb 2016-9-19 94440 casejob 2024-11-16 17:00
[求助] Verilog 模块复用求助 wjdb3 2024-11-13 5792 kk316 2024-11-16 00:38
[资料] 搜集的UPF资料 attachment 147107186s 2023-7-25 31722 hxy2018 2024-11-15 18:11
[求助] RTL 代码加扰,工具与思路? attach_img  ...2 wuzl423 2019-11-11 1718676 RS9110 2024-11-15 16:25
[原创] 不可忽视的verilog零延迟 attach_img jackiexiuyi 2018-3-15 76604 charleszh 2024-11-15 11:16
[资料] python硬件设计库MyHDL attachment  ...23456..18 iNostory 2017-12-7 17663089 吕归尘 2024-11-14 18:17
[资料] Cortex M0 IP (完整 Verilog Code) attach_img dodoee 2024-9-3 11887 Scriabing 2024-11-14 15:22
[求助] spyglass的sdc问题 ilmkduse 2024-11-4 4953 ilmkduse 2024-11-14 14:54
[原创] 数字典型电路知识结构地图,请大家参考,也希望积极补充! attach_img digest agree  ...23456..30 rosshardware 2018-9-4 297139029 Nouins 2024-11-14 13:43
[解决] 项目外包:用FPGA实现DP接口转eDP接口 attachment  ...2 fzfh1219 2020-5-25 169421 yuzhouyouling 2024-11-14 11:16
[转贴] 怎样预测FPGA开发板用到的逻辑单元的数目 新人帖 michaelwangwin 2024-11-14 1445 菜鸟要飞 2024-11-14 10:02
[解决] RedHat rhel 6.7 firefox 启动不了。报错: /usr/lib64/libxul.so: undefined symbol: PL_SizeOfArenaPoolExcludingPool 新人帖 zjmcc 2020-4-30 96998 purist 2024-11-14 09:50
[求助] 请教 一下XILINX 官方网站提供的ZYNQ zc702_Schematic 原理图 用什么软件打开啊 attachment  ...2 chenpenghjh3 2013-7-30 1413326 sensorsky 2024-11-13 20:16
[求助] synopsys里面的时钟约束怎么设置? orientview 2024-11-13 0354 orientview 2024-11-13 18:38
[讨论] max_capacitiance violation attach_img scutlee 2024-11-13 1482 Quinn714 2024-11-13 16:12
[资料] hdmi时序理解 attach_img 羽无芯 2021-1-19 06611 羽无芯 2024-11-13 15:36
[讨论] TL和TSL有什么区别?? scutlee 2024-11-13 0408 scutlee 2024-11-13 11:19
[讨论] FPGA综合用的资源特别少怎么办 scutlee 2024-11-7 3663 2596784844 2024-11-13 10:13
[讨论] 啥是out external delay attach_img scutlee 2024-11-11 4752 IcerVictor 2024-11-13 09:27
[讨论] 组合逻辑和时序逻辑 scutlee 2024-11-12 0453 scutlee 2024-11-12 15:38
悬赏 [求助] snapshot does not exit问题 - [悬赏 10 信元资产] janexuechan 2024-7-9 31099 午夜小河A 2024-11-12 13:38
[转贴] FPGA综合用的资源特别少怎么办 dzq312 2024-11-12 0429 dzq312 2024-11-12 13:06
悬赏 [求助] 求助Ubuntu 22.04 中 VCS 2018.09-SP2遇到undefined reference to `pthread_yield\'的错误 - [悬赏 60 信元资产]  ...23 中文行吗 2022-5-23 279419 CanBck 2024-11-12 10:24
[求助] deltasigma数字滤波器设计 attach_img kingdomzhen 2024-11-11 81040 kingdomzhen 2024-11-12 10:20
投票 [活动] 国产FPGA大家倾向使用哪家产品 574920045 2024-10-17 51536 574920045 2024-11-11 15:04
[讨论] IP资源互换 一个昵称 2024-11-9 0594 一个昵称 2024-11-9 10:17
[求助] VCS dve打开license报错 新人帖 yangmou 2024-11-8 2592 yangmou 2024-11-8 23:24
[求助] 如何使用脚本实现下述网表替换 jinfeier 2024-11-8 5705 acrofoxAgain 2024-11-8 21:44
[资料] 基于Spyglass的同步设计分析与静态验证 attachment  ...2345 edacw 2019-12-23 4215884 ffsher100 2024-11-8 21:17
[原创] 孩子都能学会的FPGA:第一课——初识FPGA硬件编程 新人帖 attach_img chdaj58 2023-11-14 71826 小火要灵活 2024-11-8 21:09
[原创] spyglass脚本命令 attachment  ...23456..15 夏尔 2019-12-7 14746402 ffsher100 2024-11-8 20:43
[求助] DC综合求助  ...2 jinfeier 2024-11-7 141205 jinfeier 2024-11-8 20:31
[资料] 求coretool S-2021.09-SP3 fool123 2024-11-7 0467 fool123 2024-11-7 21:23
[求助] 三段式状态机和二段式状态机在时序上的差别 时间在走人在变 2024-11-7 1747 数学必考150 2024-11-7 19:29
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-28 05:17 , Processed in 0.026588 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块