设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (154) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30737|排名: 15 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[讨论] ACE Evict事务 dreamer21 2024-7-17 0412 dreamer21 2024-7-17 16:57
[求助] Verilog中task和function的区别 attach_img 时间在走人在变 2024-7-13 7510 时间在走人在变 2024-7-17 15:13
[求助] petalinux2023.2版本编译问题 attach_img daocaoly 2024-7-17 0332 daocaoly 2024-7-17 14:56
哪位大侠有用Verilog写的IIR滤波器的实例啊？ attachment  ...234 lzndcb 2009-5-7 3216463 sajes2013 2024-7-17 13:54
[讨论] vivado综合的资源使用量特别小 scutlee 2024-7-2 8784 ee_wang7788 2024-7-17 11:02
[解决] ACE传输类型 dreamer21 2024-7-16 0363 dreamer21 2024-7-16 20:16
[求助] icc的.map文件求助呀 鹅鹅鹅丶 2024-7-16 0217 鹅鹅鹅丶 2024-7-16 16:14
悬赏 [资料] 求一份JESD220E,UFS3.1的协议文档 - [悬赏 200 信元资产] IcerVictor 2024-7-16 2334 harry_hust 2024-7-16 11:33
[求助] spyglass 做nlint分析为什么不报位宽不匹配？ attach_img janlesion 2022-9-21 83048 刀刀不刀刀 2024-7-16 10:47
[求助] spyglass cdc检查rule Ar_sync_int检查时crash zhou4539 2020-7-26 23515 漾_H2O 2024-7-16 10:22
[原创] 孩子都能学会的FPGA：第九课——多字节数据的发送和接收 attach_img chdaj58 2023-11-23 21345 罗伟淞 2024-7-16 09:08
[求助] idelay2 相位对齐问题 xapp855 attachment 听风漫步 2024-2-20 2928 人皆所向 2024-7-15 15:22
[求助] 关于静态时序分析pt问题 鹅鹅鹅丶 2024-7-11 4434 ljianlin 2024-7-15 14:39
[求助] ALTDDIO_OUT的输出始终为0 attach_img 谁枫而飘 2016-6-17 32262 LiXinQ 2024-7-15 13:38
[讨论] vivado的ILA缺少文件 scutlee 2024-7-11 1252 jinfeier 2024-7-15 10:05
悬赏 [求助] 使用modelsim仿真vivado的浮点运算ip报错 - [悬赏 50 信元资产] Ramsey 2019-6-26 33919 love_ee 2024-7-14 23:45
[求助] 关于跨时钟域打两拍目的的疑问 lipoi 2024-7-13 3540 yexingren21 2024-7-13 21:43
[求助] vcs带upf仿真，编译错误，找不到包 attach_img lk1210 2023-1-12 41015 枫林晓寒 2024-7-13 13:06
悬赏 [求助] 下载IEEE论文 - [已解决] attachment 孙莱维 2024-7-12 3502 warewise6836 2024-7-13 10:50
[求助] 为什么foundry厂要不停的更新PDK版本？ orientview 2024-7-12 3623 chinataozi 2024-7-13 09:02
[资料] Verdi使用教程 attachment  ...23456..8 风起云涌66 2021-3-4 7515387 ic886 2024-7-12 23:23
[原创] 原创-Verilog极简教程，附送源码和可执行环境 ic7x24 2018-4-4 63189 save_calling 2024-7-12 17:48
[求助] ambiq的超低功耗技术，有没有谁做过认真的分析和研究？ orientview 2024-7-12 0330 orientview 2024-7-12 16:33
[讨论] spyglass读取一些仿真模型出错？？ scutlee 2024-7-12 0234 scutlee 2024-7-12 14:31
[讨论] vivado的file list有定义的变量怎么办？？ scutlee 2024-7-11 1594 janetchin 2024-7-12 13:58
[资料] 【2016-Apr/May】Military Embedded systems attach_img  ...2 子幽墨雨 2016-6-20 156095 thomas_gui 2024-7-12 13:28
[讨论] vivado综合一直卡在decloning instance scutlee 2024-7-11 2329 scutlee 2024-7-12 10:57
[求助] 又来求助了。。LVDS输出没有电压 attach_img YYFFLLMMNN 2020-10-28 75672 hr117700 2024-7-12 09:26
[资料] 分享一些jesd204b和PCIe的资料 attachment  ...2 yif1878 2023-12-7 131714 sino_crane 2024-7-11 18:27
[求助] virtuoso 打印出波形，按住 shift+鼠标滚轮无法实现横轴缩放 attach_img soulermate 2024-6-5 3626 zwyu 2024-7-11 17:27
[讨论] 关于移位的操作 scutlee 2024-7-9 5446 liuguangxi 2024-7-11 13:32
[求助] GPIO输出 Blue_IC 2024-7-10 0277 Blue_IC 2024-7-10 15:25
[原创] 数字信号的FPGA实现 新人帖 attachment mxg1233 2024-7-5 3502 wufeng233 2024-7-9 17:20
[调查] verilog编辑器选择 attach_img  ...23 gongjian11 2021-1-10 217058 wufeng233 2024-7-9 17:15
[讨论] fifo的almost full，almost empty有用吗？？ scutlee 2024-7-4 2509 zjwsh001 2024-7-9 16:23
下一页 »
1 ...202122232425262728... 879下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 04:20 , Processed in 0.018631 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块