EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31141|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 20 21 22 232425 26 27 28 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] 《用于VLSI模拟的小尺寸MOS器件模型理论与实践》，电子书下载 ...2 3	qaaz 2020-12-8	209489	313949724 2025-1-9 20:45
[求助] scan_atpg疑惑	jinfeier 2024-11-14	3901	ivens_ye 2025-1-9 19:15
[讨论] 什么情况下可以不用复位同步释放	scutlee 2024-4-22	51379	Patrick0809 2025-1-9 14:14
[资料] PrimePower 2018版user_guide,也适用于PTPX	ICer_hao 2024-3-7	31213	aystabc 2025-1-9 11:46
[资料] MIPI CSI-2 specification v3-0.pdf 2019最新版 ...2 3	Hermin 2022-3-9	299319	oushuyun 2025-1-8 23:03
[求助] 求助！请问读rom的cen信号应该怎么设计呢？	shuai_f 2025-1-7	2639	ilmkduse 2025-1-8 18:19
[其它] TSMC mpw和full mask 投片资源	zjiankui 2025-1-8	0702	zjiankui 2025-1-8 17:27
[求助] Synplify base/elite/apex区别	simux 2025-1-8	1876	simux 2025-1-8 10:45
[原创] 紫光同创编译软件报错：verilog-4092 Loop limit 2000 exceeded	tian10 2025-1-7	0559	tian10 2025-1-7 17:49
[原创] centos配置synopsys环境，verdi code字号设置	GeneralZhou 2025-1-7	0615	GeneralZhou 2025-1-7 17:01
[求助] Cadence xrun RTL仿真X态问题	zhijun_wang 2024-12-5	1635	dongfangkangzi 2025-1-7 12:00
[求助] DFT transition fault - [悬赏 100 信元资产]	兵临城下 2024-8-14	41079	coolbear2021 2025-1-7 09:31
[讨论] hold时间违例怎么测试验证	wozhoubieye 2025-1-2	4806	wozhoubieye 2025-1-7 09:25
[求助] 关于门级网表文件仿真的问题 ...2	tantpis78 2013-5-3	1512897	Min_Johnson 2025-1-6 20:13
[讨论] spyglass有没有自定义规则？ - [悬赏 40 信元资产]	luoyanghero 2025-1-6	0582	luoyanghero 2025-1-6 19:03
[求助] 求助！cadence的simvision中的波形如何设置成2进制的？	大容子 2024-3-14	61720	Vinson8888888 2025-1-6 17:05
[求助] 芯片异步复位的问题	EEDong 2024-12-31	8892	数学必考150 2025-1-6 11:13
[求助] HDMI显示时钟 - [悬赏 10 信元资产]	_gamer_ 2025-1-6	0910	_gamer_ 2025-1-6 10:10
[求助] gvim调用emacs，从而使用verilog-mode插件 ...2	mysoul 2021-4-30	104753	cp1995 2025-1-5 15:10
[调查] verilog编辑器选择 ...2 3	gongjian11 2021-1-10	229224	cp1995 2025-1-5 15:09
[解决] ISE 14.7 无法启动：segmentation fault (code dump)	fengbohan1 2022-5-1	22839	fengbohan1 2025-1-4 21:55
[求助] simvision 加载模拟信号加载不进来	Blue_IC 2025-1-4	0554	Blue_IC 2025-1-4 12:48
[讨论] DC综合怎么卡住了	scutlee 2025-1-3	0543	scutlee 2025-1-3 21:56
[求助] DCT综合问题求助	吕归尘 2024-11-19	2770	skysand 2025-1-3 17:50
[讨论] pmic中数字遇到告警时，该如何反应？	nomercy 2024-12-18	1666	Anturze 2025-1-3 16:53
[求助] 遵循Formality用户手册中的Tutorial，为什么Analyze无法实现？	日晨难再 2025-1-3	1542	日晨难再 2025-1-3 15:25
[求助] 请教，芯片內的并列式EEPROM是one port还是dual port？	yungchan 2024-12-19	6860	yungchan 2025-1-3 12:40
[其它] hls设计分享 ...2	sybzq 2024-12-3	131433	JCWANGZI 2025-1-3 10:32
[求助] memory compiler 生成的 lib 的 pg_pin 没有 direction	赫鲁小夫 2024-10-9	91145	赫鲁小夫 2025-1-2 16:19
[讨论] ICG在scan中的问题讨论	Anturze 2022-8-31	53134	cp1995 2025-1-2 16:13
[原创] 滚动截屏软件	tian10 2025-1-2	0506	tian10 2025-1-2 14:37
[求助] 为什么最简单的分频器，也需要一个reset信号?	orientview 2025-1-1	4729	mumei0926 2025-1-1 22:31
[原创] 用Malogic FPGA Board 上的Cy7c68000实现了USB to UART（全速）	dodoee 2023-10-6	31873	dodoee 2025-1-1 16:33
[求助] 数字IC前端设计	山水有相逢 2024-12-3	51043	青枣同学 2025-1-1 16:28
[求助] 请问vcs看波形的dve背景颜色可以改么?	ldy777 2022-9-13	22785	青枣同学 2025-1-1 16:25

1 ... 20 21 22 232425 26 27 28 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31141|排名: 12

快速发帖

浏览过的版块

站长推荐 /3