数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31279|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 17 18 19 202122 23 24 25 ... 894 / 894 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 三态门可以这么写吗	scutlee 2025-4-15	2821	Patrick0809 2025-5-16 13:57
[原创] NVMe协议分析之指令提交与完成机制	xianuser 2025-5-15	0680	xianuser 2025-5-15 23:52
[资料] AMBA总线协议汇总	fengzhiyong123 2021-9-15	22834	ic886 2025-5-15 18:35
最近小作：Verilog版的dpll ...2 3 4 5 6..7	guanfree 2003-9-1	6736193	yjfzzz 2025-5-15 14:59
[资料] 【2016-Apr/May】Military Embedded systems ...2	子幽墨雨 2016-6-20	168256	keenboyee 2025-5-15 11:54
[原创] Verilog基本电路设计之一（单bit跨时钟域同步）精华3 ...2 3 4 5 6..14	杰克淡定 2016-6-15	131109476	Ali0617 2025-5-15 11:05
[原创] PCIE 软核，打破Xilinx 硬PCIE不足限制 ...2	quenii 2022-5-9	156923	samoozhou 2025-5-15 10:32
[求助] Fractional Cell 是什么?会影响pr吗	terryding 2025-5-15	0594	terryding 2025-5-15 03:46
[资料] 数字滤波器设计资料 ...2	wufeng233 2021-5-12	165166	lutherliu 2025-5-14 16:40
[讨论] 大位宽的乘法和除法	scutlee 2025-4-19	71167	forlogic 2025-5-14 16:36
[求助] DC UPF bias 問題	xin5858 2025-5-14	0487	xin5858 2025-5-14 14:36
[讨论] quartus中遇到的时钟约束问题	dylIClearner 2025-5-14	0483	dylIClearner 2025-5-14 00:02
[资料] FPGA VCU118开发板	zlguo 2025-5-12	1946	tinytera 2025-5-13 17:59
[求助] serdes发射机并串转换时钟架构全速和半速的区别，高速DFF，MUX顺序	模拟ic设计小白 2024-12-12	92925	hubffghvvg 2025-5-13 13:17
[求助] extra positional option '_sel13'	zhang113 2020-7-16	24682	200419 2025-5-12 20:27
[讨论] 你们用什么做电路设计呢？	liming_DE 2022-5-6	45224	kl_upc 2025-5-12 18:54
[求助] DC 中除了report_qor，怎么能看到组合逻辑级数	yimengxiaoyao 2025-5-9	1724	唐三彩骆驼 2025-5-12 08:40
[求助] Memory Compiler	小排骨 2025-4-16	1813	zhb9103 2025-5-11 09:03
[原创] NVMe控制器之架构讨论	xidianuser 2025-4-24	2937	xianuser 2025-5-10 22:23
[原创] NVMe控制器之接口模块设计	xianuser 2025-5-10	0715	xianuser 2025-5-10 22:21
coding style资料下载,免费！ ...2 3 4 5	coland 2008-5-17	4716609	ZhengQC 2025-5-9 20:52
[原创] 求LBIST完整流程	myakk 2024-8-9	21373	wuenj 2025-5-9 15:38
[求助] 求芯原VIP9000 NPU	bloodyqiang 2025-3-7	31245	ZhengQC 2025-5-9 15:03
[原创] soc集成的时候含有vhdl代码文件，vcs编译报错	xike2002 2025-5-8	2647	H40 2025-5-9 07:57
[原创] （瑞萨科技，群马大学)-松浦龙司ADC论文集	Wanye_guo 2019-12-24	72938	igolaps 2025-5-8 17:22
[求助] DC 综合 marco的DB output 端口被优化	yimengxiaoyao 2025-5-7	2697	yimengxiaoyao 2025-5-8 16:54
[求助] 关于图像3x3矩阵的图像处理问题	zdh1481 2025-4-18	4986	184255 2025-5-8 10:28
[原创] 芯片内部数字逻辑各模块，组建I2C总线的方式通信？	007无敌 2025-5-5	4935	zsftm 2025-5-8 09:30
[求助] 关于BRAM无法被综合的问题	iccc_learner 2025-4-9	3909	Anturze 2025-5-7 16:48
[求助] Xcelium has problem to generate fsdb file - [悬赏 100 信元资产]	yllinf 2021-7-6	99075	tengjiexx 2025-5-7 09:46
[招聘] 视频IP设计 isp设计--大公司	晶圆捕手 2025-5-7	0554	TTya 2025-5-7 09:25
[讨论] 高速设计里面的异步FIFO低延时问题	robertlee2014 2025-4-14	31002	robertlee2014 2025-5-6 18:25
[求助] LVS报错	梁思渊 2025-5-5	3719	Patrick0809 2025-5-6 14:03
[求助] dc逻辑综合过程中，先做upf还是dft scan	chengjjsihan 2025-5-3	1900	kk2009 2025-5-6 04:51
[求助] 请问大佬 RISCV 原子指令如何实现？	追乐人66 2025-5-5	0599	追乐人66 2025-5-5 18:30

1 ... 17 18 19 202122 23 24 25 ... 894 / 894 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31279|排名: 7

快速发帖

站长推荐 /2