在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] FPGA验证(pipe)pcie lujigua 2014-10-16 63050 henry101422 2024-12-31 11:25
[求助] 在verilog task 中加入延时输出后波形错误 sktwo 2024-11-20 2488 Patrick0809 2024-12-31 11:19
关于NAND FLASH 控制接口问题的疑问。 attachment  ...2 740625 2004-6-4 179705 leon_strive 2024-12-29 17:01
[原创] 使用DE2-115简单实现CortexM0_DesignStart并Keil调试成功  ...2345 Pasingen 2021-7-12 4213896 aaasmart 2024-12-28 18:28
[求助] 16nm数字逻辑综合后最高能运行多少速率? li859831360 2024-12-27 2549 li859831360 2024-12-28 16:26
[求助] DC综合对SRAM端口的约束问题 2020040401006 2024-12-27 0400 2020040401006 2024-12-27 16:26
[求助] 形式验证-Formality 时间在走人在变 2024-9-26 51060 2596784844 2024-12-27 10:53
Modelsim5.6e的仿真库文件怎么生成,我搞了好几天都没弄出来,救命啊!  ...2 hs157 2003-9-4 118750 cyberwillis 2024-12-26 20:53
[求助] 有人愿意租借solvnet账号2天给我学习吗?有偿求助 海绵宝宝玩电脑 2024-12-26 1670 chuchuang 2024-12-26 14:55
[求助] 大家知道怎么使用spyglass报出特定的两个时钟之间的全部路径吗 新人帖 独孤败天999 2021-2-26 11802 小兔子宝宝哒 2024-12-26 14:32
[求助] modelsim添加的文件无法编译 attach_img chris3_chen 2024-12-23 21043 chris3_chen 2024-12-26 11:59
[讨论] set_multicycle_path会不会存在亚稳态问题??  ...23 Anturze 2024-12-23 202003 Challensys 2024-12-26 11:23
[求助] DC综合时插入门控时钟需不需要制定具体是哪个时钟啊 attach_img ZHZIC 2020-10-20 93934 cp1995 2024-12-26 09:54
[求助] XILINX 的USB IP 有谁用过吗?是不是要付费的啊?  ...2 hongyijia13 2014-1-12 1715982 gdutchen 2024-12-25 15:38
[原创] arm-cortex-a78 架构 attachment NeverLazyThu 2022-4-10 73892 yang0694 2024-12-25 09:40
[转贴] 时钟切换电路 peter861021 2019-7-14 27381 Min_Johnson 2024-12-25 09:35
悬赏 [求助] ARM-SOCRATES 中Nic400配置的问题 - [悬赏 500 信元资产] attachment Liang_Xiaoqian 2024-1-30 53078 IC.Michael 2024-12-24 20:25
[求助] 镁光LPDDR5的register model后门写访问如何实现? 新人帖 张江IC侠 2023-3-15 22325 Surmullet 2024-12-24 16:57
[求助] 请教PTPX的使用问题  ...2 zhaokang233 2013-1-6 1711105 kevon_kk 2024-12-23 17:39
[资料] ic前端几本经典书籍(经典中的经典)分享 attachment  ...23456..15 329879762 2019-1-7 14554633 chiphomer 2024-12-23 15:23
[原创] ARM架构参考手册ARM V9 attachment  ...2 NeverLazyThu 2022-4-10 135141 zhou19891227 2024-12-23 09:30
[原创] 从D触发器的逻辑结构说明建立时间和保持时间 attach_img digest  ...23456 挂在天边的鱼 2011-9-28 5645127 skahill 2024-12-22 11:38
[求助] 求助FP16乘法器设计问题 新人帖 烈烈风中 2024-7-23 61693 lyleshao 2024-12-22 03:23
[求助] Xilinx的DDS IP核的RTL代码,一般从哪可以得到? attach_img  ...2 helimpopo 2024-11-13 111274 helimpopo 2024-12-20 20:41
[求助] 关于12nm工艺下的1R1W SRAM选择 新人帖 sunbox98 2024-8-4 51928 sunbox98 2024-12-20 18:56
[求助] 为什么PR后的时序会好于DC后? LQY2000 2024-12-18 81305 LQY2000 2024-12-20 17:18
[求助] 除了mcdf,还有什么项目适合入门uvm验证 tenandseven 2023-3-20 32413 jiangnaner 2024-12-20 16:49
[转贴] 定点数与截位 attach_img gmei1981 2024-12-19 21156 gmei1981 2024-12-20 13:53
[求助] 综合的log里面显示时序违例优化到0了,但是report_timing还会报出-2ns的违例路径 2441697316 2024-12-20 0682 2441697316 2024-12-20 11:20
[求助] tetramax出patten之压缩逻辑 attach_img  ...23 jinfeier 2024-12-17 252112 2596784844 2024-12-20 10:41
[其它] 南京芯博瑞电子科技有限公司,有所有进口的全品牌与全系列,价格合适,欢迎咨询 芯博瑞小管 2024-12-16 4778 芯博瑞小管 2024-12-20 08:58
[求助] DC逻辑综合时候怎么保留hierarchy,不让工具给flatten了 新人帖 attach_img  ...2 east1203 2019-5-6 119894 SYSCLK_ERIC 2024-12-19 17:33
[求助] vcs DVE中如何显示fsm的状态值 attach_img yinsongzhu 2011-3-16 54790 renlai疯 2024-12-19 16:00
[求助] 请教verdi行间距 新人帖 attach_img bujue 2022-9-5 63373 ty_xiumud 2024-12-19 14:44
[讨论] 目标是芯片架构工程师应该怎么努力 Yuki_IC 2024-12-17 31285 memcad 2024-12-18 22:44
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-18 05:17 , Processed in 0.020304 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块