设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 30093|排名: 11 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
悬赏 [求助] 求conformal 官方网站的sample file - [悬赏 800 信元资产] wuyubiu 2023-11-23 0380 wuyubiu 2023-11-23 11:59
[原创] 有设计过CANFD控制器或对CRC熟悉的朋友吗？紧急！！求助！！ gongxiao 2022-12-12 21051 gongxiao 2023-11-23 11:17
[求助] 综合产生的.svf文件可以打开看吗，用什么软件 新人帖 mosvelpro 2023-11-22 5393 flyskyseu 2023-11-23 09:39
[求助] 如何写FPGA/verilog相关的专利啊 方出旭旭 2023-11-20 4522 霍格沃兹 2023-11-23 09:35
[原创] 基于CrossLink-NX FPGA的核心板电路设计 attach_img chop147 2023-11-22 0360 chop147 2023-11-22 16:51
[原创] 高云GW2A-LV18PG256C8/I7RAM16SIP核使用 新人帖 attachment yc1589302043 2023-11-22 0338 yc1589302043 2023-11-22 13:47
[求助] 请问各位大神谁有opencores账号，麻烦帮我下载一个代码 新人帖 attachment sl456 2023-11-21 2491 sl456 2023-11-22 09:42
[原创] 孩子都能学会的FPGA：第二课——第一个FPGA工程（用计数器实现流水灯） attach_img chdaj58 2023-11-16 3564 dicky 2023-11-22 07:08
[求助] 关于DC和一起其他杂乱问题 新人帖 attach_img bupt_tian 2023-11-21 1427 bupt_tian 2023-11-21 20:10
[求助] 穿组合逻辑路径与时序路径有重合的时序约束 新人帖 零星大雨 2023-11-1 7512 nirvana_pear 2023-11-21 17:27
[原创] 孩子都能学会的FPGA：第六课——用计数器实现UART协议的接收模块 attach_img chdaj58 2023-11-21 1478 eisbergeisberg 2023-11-21 16:56
[原创] 数模混仿相关注意事项 yex 2021-3-18 62900 meijingguoyu 2023-11-21 15:49
[原创] 基于CrossLink-NX FPGA的核心板电路设计 attach_img chop147 2023-11-21 0382 chop147 2023-11-21 11:58
[求助] 数字电路里面的ROM 怎么实现？  ...2 8i8i9o9o 2023-10-27 17893 时光机器人 2023-11-21 09:39
悬赏 [求助] 求助【MIPI DPHY specification】difference between errsoths and errsotsynchs - [悬赏 5 信元资产] 徐峰 2023-10-24 2477 西梅 2023-11-20 22:41
[原创] 孩子都能学会的FPGA：第四课——组合逻辑和时序逻辑 attach_img chdaj58 2023-11-20 0491 chdaj58 2023-11-20 17:38
悬赏 [求助] 时序逻辑电路怎么设置他的初始状态 - [悬赏 300 信元资产] attach_img 想学ic 2023-11-20 1500 想学ic 2023-11-20 16:28
[原创] 孩子都能学会的FPGA：第五课——用计数器实现UART协议的发送模块 attach_img chdaj58 2023-11-20 0524 chdaj58 2023-11-20 16:24
[讨论] 关于RS(2112,2080)编码原理？ lgp510775906 2023-11-14 1405 lgp510775906 2023-11-20 16:00
[转贴] SRAM特性分析 attach_img nirvana_pear 2023-11-19 0479 nirvana_pear 2023-11-20 08:54
[转贴] vcs仿真覆盖率的收集与查看方法 nirvana_pear 2023-11-13 1423 霍格沃兹 2023-11-19 11:45
[原创] xilinx vivado ip解密 Amaple 2022-8-5 62026 霍格沃兹 2023-11-19 11:34
[资料] UltraScale 架构 SelectIO 资源手册（官网中文）LVDS 新人帖 attachment yuminhunshi 2022-3-28 62067 gubels 2023-11-18 16:03
[原创] 孩子都能学会的FPGA：第三课——阻塞赋值和非阻塞赋值 attach_img chdaj58 2023-11-17 0458 chdaj58 2023-11-17 17:31
[求助] 关于set_clock_groups选项的疑问？ 又来长脑了 2023-11-16 2393 flscut 2023-11-17 16:47
[求助] spyglass stopfile 和 ignorefile, stop和ignoredu什么区别 新人帖 sducut 2023-11-17 2505 daodaier 2023-11-17 16:25
[原创] 数字IC设计 新人帖 kxt 2023-1-9 31217 数学必考150 2023-11-17 15:14
[求助] 关于OpenCores上的OC8051核的仿真及验证 attach_img IC.Michael 2016-7-22 54951 markman 2023-11-17 12:23
[求助] vcs加密rtl时怎样指定vivado 版本？加密后的vp文件是否可以综合？ macherie 2023-11-17 0294 macherie 2023-11-17 11:03
[求助] 上次问的不够详细，关于LINT-1的综合问题。 microsofthard 2010-12-23 45517 maoqiu 2023-11-17 10:27
[资料] 《数据压缩技术及应用》 attachment dnicgz 2015-7-6 42728 jw216 2023-11-16 23:03
[原创] pcie的endpoint如何实现主动向root节点发送数据？  ...2 american007 2019-6-24 103445 luowentao 2023-11-16 19:56
[求助] 亚阈值数字标准单元设计中的问题 attach_img wanlight 2023-11-16 1391 wanlight 2023-11-16 18:13
[原创] 0延时 zh_ic_good 2023-11-2 2453 zh_ic_good 2023-11-16 15:48
[原创] 今天再讲个IC设计的故事 dodoee 2023-11-6 1746 daodaier 2023-11-16 14:46
下一页 »
1 ...171819202122232425... 860下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 23:40 , Processed in 0.023366 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块