设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (154) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 30737|排名: 15 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[原创] HEVC书籍推荐 新人帖 attachment running13 2020-3-5 31990 ic886 2024-8-7 12:42
[原创] 解决“Design Compiler is not enabled. (DCSH-1)”问题 attach_img  ...23456..21 RainskyXiang 2010-9-17 209115675 苍天有井自来空 2024-8-6 22:34
[原创] pcie扫盲贴 attach_img  ...23456..9 shiyinjita 2014-4-10 8348455 lijunjie111 2024-8-6 20:44
[讨论] 加了断言会不会影响综合和后端？？？ scutlee 2024-8-5 2318 铭刻于心 2024-8-6 19:57
[求助] 能否用行波计数器实现分频电路 lzhj21 2024-8-5 5333 lzhj21 2024-8-5 18:58
[讨论] MCU的timer有什么用？？ scutlee 2024-8-5 3389 fhy420462303 2024-8-5 16:54
[讨论] 芯片外部的信号都要同步？？ scutlee 2024-8-5 1388 fhy420462303 2024-8-5 16:48
[讨论] always实现组合逻辑.常用吗？  ...234 forlsy 2012-5-29 3715453 663211a 2024-8-5 13:44
[求助] 求 特权同学SF-HSC USB3.0+LVDS+FPGA开发套件 配套资料 zyfwh 2024-8-5 0361 zyfwh 2024-8-5 12:01
[讨论] debug mode scutlee 2024-8-5 0291 scutlee 2024-8-5 10:58
[讨论] IC设计与FPGA设计中乘法器的疑问 新人帖 redlemon 2024-8-4 2486 edacw 2024-8-4 21:32
[求助] 谁有FPGA实现的TCP/IP和SMPTE 2110 IP核？ 新人帖 一个昵称 2024-8-4 0293 一个昵称 2024-8-4 18:13
[求助] Spyglass Modular Schematic debug时如何返回上层电路 kaokao_ 2024-8-2 0220 kaokao_ 2024-8-2 16:13
[求助] 请教DP、EDP接口协议中有没有定义时钟校正序列？ 新人帖 interfacer 2024-8-2 3400 1123189683 2024-8-2 14:51
[讨论] 假如FPGA的WNS是0.13ns，那么时序约束的时候是不是可以减少0.13ns呢 scutlee 2024-7-27 2361 纸鸢Ame 2024-8-2 14:42
[原创] 孩子都能学会的FPGA：第四课——组合逻辑和时序逻辑 attach_img chdaj58 2023-11-20 31056 sajes2013 2024-8-2 13:56
[求助] AXI 一致性模型 dreamer21 2024-8-1 2423 dreamer21 2024-8-2 12:44
[求助] DDR3 Read Leveling attach_img  ...234 linghuqiubai 2014-10-22 3528411 hello_kitty234 2024-8-2 00:24
[求助] VCS 2020.12版本安装 新人帖 Jackyanguan 2024-5-28 2477 Jackyanguan 2024-8-1 19:05
[求助] design compile 的 compile_ultra 指令 jswon 2011-6-9 513946 小白一枚啊 2024-8-1 16:30
悬赏 [求助] 麻烦帮忙下载一个opencore的项目 新人帖 - [已解决] attachment ilmkduse 2024-7-29 2530 tapas 2024-8-1 16:25
[求助] verdi软件使用，波形背景颜色 attachment  ...2345 9065574912 2014-12-22 4822775 Xunuoo 2024-8-1 13:38
[讨论] clock gate 加一个scan mode有什么用？？ scutlee 2024-7-30 3410 zero_0 2024-8-1 11:25
[求助] QuartusⅡ综合将复位信号识别成时钟信号 新人帖 attach_img 阿良良木翼 2024-8-1 0316 阿良良木翼 2024-8-1 10:18
[转贴] visio waveform attachment V-V 2023-7-5 41458 nguyenvietthi 2024-8-1 10:09
[求助] IC设计到底用systemverilog还是Verilog rocsman 2024-7-26 5730 silent_speak 2024-8-1 08:52
[求助] OCC YIGANDAHEIQIANG 2024-7-27 2574 kk2009 2024-8-1 01:16
[求助] 如何合理编写DC的约束文件 时间在走人在变 2024-7-31 1369 kk2009 2024-8-1 00:43
[求助] spyglass cdc 如何约束异步fifo？ sducut 2024-7-31 0407 sducut 2024-7-31 17:35
[求助] 异步fifo中读写数据位宽不等 时间在走人在变 2024-7-24 7764 时间在走人在变 2024-7-31 16:28
[原创] 关于NVIDIA的智能模块NVDLA（深度学习加速器） attachment  ...234 CKlover 2018-3-8 3818184 烈烈风中 2024-7-31 15:51
[讨论] 异步FIFO使用格雷码作为地址的可行性 xylimm 2024-6-10 6682 古月水中 2024-7-31 11:31
【zhanghe】【挑战笔记1】之CRC循环冗余校验的原理与算法 attach_img digest zhanghe901126 2014-6-26 97611 soelife 2024-7-31 11:12
[求助] tessent mbist算法中的SMarchCHKBvcd算法具体的步骤是什么 zhaoqingyi13 2023-9-19 11290 flamingo_123456 2024-7-30 17:31
[求助] 利用conformal做ECO，怎么保护SCAN chain？ bjzhaoxh77 2021-9-13 42535 zyr123 2024-7-30 17:24
下一页 »
1 ...171819202122232425... 879下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 15:19 , Processed in 0.019794 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块