dc使用求助

shiluo9

求助一下大家，我想重新分析一个dc综合后的网表，查一下扇出最大的几个点，在把netlist读进去后还需要read cell和memory的db吗？

Icsleeve

1，设个max_finout,rpt 出来report_constraint -all_violators -max_fanout
2，report_net_fanout -high_fanout 查看高扇出网络
要读link_library

shiluo9

Icsleeve 发表于 2025-6-6 16:18
1，设个max_finout,rpt 出来report_constraint -all_violators -max_fanout
2，report_net_fanout -high_fa ...

谢谢，再请教下是不是直接读ddc文件就不用link library了？

Patrick0809

没试过哦，按理说DC在setup的时候，.synopsys_setup文件里 一般都是有link library target library的，好像也可以写在DC脚本里；如果没有的话会报错吧。百问不如一试，搭个环境run一下

蕾兹曼

shiluo9 发表于 2025-6-6 16:25
谢谢，再请教下是不是直接读ddc文件就不用link library了？

建议 link，以防库错误

shiluo9

蕾兹曼 发表于 2025-6-9 09:14
建议 link，以防库错误

谢谢你的指导，我已经把high fanout net report出来了

shiluo9

蕾兹曼 发表于 2025-6-9 09:14
建议 link，以防库错误

您好，我想再请教一下：我set link library并读入了综合后的网表.v，执行report_net_fanout -high_fanout 后输出的路径里面存在大量的logic 0，这是我哪里没有配置正确吗？

                               
登录/注册后可看大图

蕾兹曼

shiluo9 发表于 2025-6-10 15:12
您好，我想再请教一下：我set link library并读入了综合后的网表.v，执行report_net_fanout -high_fanout ...

我刚开始搞综合没多久。我觉得逻辑0/1应该属于正常情况，应该是综合过程中的优化的结果？把固定输入的电路优化掉后给下一级电路？你可以看看rtl对照来

唐三彩骆驼

logic 0 和logic 1在网表里都挺常见的

shiluo9

蕾兹曼 发表于 2025-6-11 09:11
我刚开始搞综合没多久。我觉得逻辑0/1应该属于正常情况，应该是综合过程中的优化的结果？把固定输入的电 ...

是的，我是用dv去看了下发现*logic0*是一个接地的器件，logic0是这个器件的端口，**logic0**是net的名称，连接到了这个module内所有需要接1'b0的器件。