数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30907|排名: 15

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 16 17 18 192021 22 23 24 ... 884 / 884 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 请教各位大佬，给SRAM输入信号过DFF的时候是否需要加reset？ - [悬赏 20 信元资产]	siriux 2024-10-24	7773	hxy2018 2024-10-25 11:10
[求助] 采样频率	maxer2333 2024-10-24	4498	maxer2333 2024-10-25 10:54
[求助] 关于对SRAM做ECC的若干问题请教	wqd008 2022-3-10	11968	rvisk 2024-10-25 09:37
[求助] RTL设计中memory问题	jianglm979 2020-7-7	33012	ICSYS 2024-10-24 21:40
[求助] netlist网表疑问	jinfeier 2024-10-24	5637	chuchuang 2024-10-24 21:20
[求助] dc综合的时候出现报错 - [悬赏 300 信元资产]	xunbohu 2024-10-22	5747	dfhb8721 2024-10-24 20:14
[原创] 数字后端IC工程师：你用TCL做过什么？ ...2 3	hoteagle2 2009-12-23	2315619	qchdmb 2024-10-24 18:02
[转贴] axi协议	羽无芯 2021-3-31	34891	绅士呵呵 2024-10-24 17:29
[求助] 求台积28 MC2 下载方式和license	yangkaiqi 2021-12-20	82727	ipex 2024-10-24 17:07
[求助] 求教DEMOS和LDMOS的工作原理 ...2 3 4 5 6	seuzhangrui 2013-9-1	5443839	hector 2024-10-24 16:58
[求助] formality对同一份rtl前后分析成两种不等价的电路	cyannn 2024-10-24	1361	cyannn 2024-10-24 16:45
[求助] Warning: Power state of driver pin u_ctrl/dout1_reg/Q (related supply net (VDD12G,VSS)) is less always on or unrelate...	yuming_ziyi 2023-1-26	11629	ICykz 2024-10-24 15:36
[求助] conformal比较失败之后如何调出原理图对比debug	lolina 2024-10-24	0555	lolina 2024-10-24 14:48
[求助] 求助：design timing summary中出现N/A怎么办	Lizi_ 2024-10-22	2605	Lizi_ 2024-10-24 14:28
[求助] 求助一下有没有活跃的数字IC设计交流群，小白想进去学习学习 - [悬赏 10 信元资产]	fu_yang 2024-10-21	7973	upsidedown 2024-10-24 13:40
[求助] 问下各位大佬，这个会有风险么，是不是属于异步路径，需要加到notiming_check中 - [已解决]	limeng961010 2024-10-22	3727	limeng961010 2024-10-24 09:49
[求助] 数字ic设计怎么进行自我提高 - [悬赏 5 信元资产] ...2	混合江小白 2023-9-10	173194	ymz615 2024-10-23 15:29
[求助] DCT综合net interconnect area依旧是undefined	吕归尘 2024-10-23	3522	nirvana_pear 2024-10-23 10:16
[讨论] 两个250位的数想加能一拍算出结果不	scutlee 2024-10-21	6751	liuguangxi 2024-10-22 18:12
[求助] 请问这个环形电路发生震荡是什么原因，以及如何解决呢	青岚 2024-10-18	1676	ilmkduse 2024-10-22 16:33
[求助] 标准单元库各文件在不同阶段分别被调用哪些文件 - [悬赏 10 信元资产]	lurenjie123 2024-10-21	1591	hxy2018 2024-10-22 15:07
[求助] cadence中verilog生成symbol时多位输出的pin	wangbowen1995 2017-12-15	94763	BewhY 2024-10-22 12:44
[求助] tessent -shell的mbist没有生成测试电路 - [已解决]	Mark_Iain 2024-8-23	5902	daviehj 2024-10-22 08:09
[求助] Verilog补码乘法 ...2 3	2441697316 2024-9-24	263129	liuguangxi 2024-10-21 17:02
[求助] 故障处理单元FCCU应用求助 - [悬赏 100 信元资产]	点灯小能手 2024-8-8	5884	点灯小能手 2024-10-21 17:00
[讨论] 关于逻辑电路不同写法的功耗。	scutlee 2024-4-25	1892	wufeng233 2024-10-21 15:29
[求助] 求购logicbricks logiVIEW ip	linuxsina 2024-2-22	1989	tinytera 2024-10-21 11:54
[求助] 关于测量建立时间的一些疑问	墨水章鱼 2024-10-20	0689	墨水章鱼 2024-10-20 22:09
[求助] 数字前端综合的一些问题	你吃不吃火锅 2024-10-16	3818	goaheadxxt 2024-10-18 16:44
[原创] faraday的SRAM引脚功能？TMCK DVSE DVS	四十五度向下 2024-10-18	0478	四十五度向下 2024-10-18 16:16
[求助] spyglass fatal 求助大佬指教！	FinnIC 2023-12-26	41850	jilinwjx 2024-10-18 15:56
[求助] STA setup/hold violation：clock network delay引起 ...2	Patrick0809 2024-10-16	121278	upsidedown 2024-10-18 15:42
[原创] Altera项目移植到Xilinx任务	xuyangfirst 2024-10-15	1656	zjwsh001 2024-10-18 10:32
[求助] SRAM的write through 和 write assit是什么意思？	四十五度向下 2024-10-17	2754	四十五度向下 2024-10-18 09:35
请教一下DC中target_library和link_library的区别？ ...2 3 4	craftfox 2004-9-8	3525203	日晨难再 2024-10-18 00:16

1 ... 16 17 18 192021 22 23 24 ... 884 / 884 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30907|排名: 15

快速发帖

浏览过的版块

站长推荐 /2