设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30120|排名: 9 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
悬赏 [求助] 如何用最少的晶体管实现如图，谢谢大佬 - [悬赏 600 信元资产] attach_img 缥渺星尘 2023-12-14 4647 数学必考150 2023-12-14 14:03
[求助] VCS 前端仿真出现Timing violation mrpp 2023-9-18 61148 flyfreee 2023-12-14 11:07
悬赏 [求助] vivado 生成bit，ila加载不出来 - [悬赏 200 信元资产] attach_img TUJzzz 2023-12-13 11581 TUJzzz 2023-12-14 10:46
悬赏 [求助] get_pins求助 - [已解决] watertree 2023-12-13 4572 watertree 2023-12-13 21:12
[求助] ModelSim和Cadence Virtuoso AMS对于同一段Verilog代码的结果不一样 nuobeierjiang 2023-12-13 0432 nuobeierjiang 2023-12-13 11:43
悬赏 [求助] tsmc 生成sram.v 后 用vcs前仿出现问题 - [已解决] attach_img GloriaMoran 2023-12-12 2569 GloriaMoran 2023-12-12 20:43
[求助] 前端DC综合时插入门控时钟cell，check_timing出现Timing_loop 许learner 2023-4-6 31177 shuai1997 2023-12-12 15:19
[原创] 时钟和数据的相位关系如何分析 新人帖 sunev 2023-12-12 0399 sunev 2023-12-12 15:15
[求助] 后仿真信号名中的反斜杠‘\’  ...2 gg9132qq 2010-12-27 116545 数学必考150 2023-12-12 10:25
[求助] spyglass 跟vcs区别在哪，spyglass好在哪 sducut 2023-12-11 0405 sducut 2023-12-11 13:55
[求助] 【求助+混仿】Testbench model调用Netlist module flscut 2023-12-4 2406 flscut 2023-12-11 09:08
悬赏 [求助] 求一份数字芯片验证文档模板 - [悬赏 100 信元资产] allen820 2023-12-8 3660 jiangnaner 2023-12-10 17:10
[讨论] Sigma-delta ADC中的DNL和INL有没有必要去关注和评估？ 艾克0928 2017-9-12 95227 唐尹9560 2023-12-10 16:24
[原创] 异步电路设计-脉冲同步问题 attach_img 羽无芯 2022-4-6 31459 ustszl 2023-12-10 14:04
[求助] NC仿真过程中报错 jjooee 2019-3-4 31953 frank98 2023-12-9 16:06
[求助] 关于XIINX中BRAM实现puf问题 新人帖 attach_img liukywy 2023-12-8 2647 ICerRan 2023-12-9 15:16
[原创] systemverilog与功能验证 attachment 770498962 2018-6-15 43052 cmmjava 2023-12-9 14:03
[资料] Visio中IC设计常用的器件库 attach_img Yeannis 2023-8-3 3893 haizaolan 2023-12-9 12:31
[求助] 电路出现亚稳态，然后稳定下来是一个错误的电平该怎么办？ attach_img  ...2 hanx 2023-9-21 131718 rvisk 2023-12-9 10:39
[原创] ptpx peak power 比 total power低 新人帖 jiebibiebi 2023-12-8 0376 jiebibiebi 2023-12-8 16:39
[求助] vcs+verdi仿真 doukuaiwangle 2023-12-7 4498 doukuaiwangle 2023-12-8 15:52
create_generated_clock命令的使用? gob2000 2006-9-8 77320 ariesxx 2023-12-8 15:36
[求助] DC综合之后，网表模块中逻辑消失。。。 许learner 2023-4-17 91256 CZB的筱 2023-12-8 11:27
悬赏 [求助] DFT里ATPG untestable问题的讨论，为什么某些buffer覆盖不到？ - [悬赏 200 信元资产] attach_img IC菜鸟无敌 2020-11-26 22584 armyjiang 2023-12-8 10:51
悬赏 [求助] 请教一个关于时域信号如何计算dbm的问题 - [已解决] TUJzzz 2023-12-6 3649 TUJzzz 2023-12-8 09:42
[讨论] 28nm工艺下，芯片面积多12mm2，成本增加多少？  ...2 helimpopo 2023-12-1 10867 fur_sky 2023-12-7 21:09
[求助] spyglass执行cdc_setup_check时不能自动生成输入输出约束？ 小兔子宝宝哒 2023-9-25 1498 小兔子宝宝哒 2023-12-7 11:29
[求助] 关于verilog case语句的用法 attach_img njupt_nzt 2023-12-6 2524 拾冠 2023-12-7 11:07
投票 [求助] Memory compiler生成的单口RAM的verilog model仿真发现不能正常读写？？？ 新人帖 attach_img james_guo 2020-11-8 73141 liuhangr 2023-12-7 02:25
[求助] SPYGLASS 功耗分析 sglib文件 疑惑 attach_img 7点起床读书 2023-9-13 3673 yinxr 2023-12-6 22:49
[求助] 本科实习怎么找？ 新人帖 Tyeep 2023-12-5 4602 Tyeep 2023-12-6 19:11
[求助] 关于opencode网站中iic的ip使用问题 新人帖 数学必考150 2023-12-6 0371 数学必考150 2023-12-6 16:13
[求助] PLL和DLL很相似吗？ zhuyuefeng2009 2014-6-1 96736 记忆冬天 2023-12-6 11:38
[求助] VCS仿真问题 新人帖 attach_img xjtudddwww 2023-11-16 2442 weiyishh 2023-12-6 08:36
悬赏 [求助] Vivado的debug core怎么用？ - [已解决] attach_img  ...2345 linghuqiubai 2015-5-27 4757731 Emmet_73 2023-12-5 21:45
下一页 »
1 ...161718192021222324... 861下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-8 01:33 , Processed in 0.017934 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块