模块里有使用到memory compiler生成的SRAM,在进行DC综合时,同样也生成了对应的.lib文件并转换为.db文件读取。但是仍然出现以下错误:
Compiling source file ../source/tw_64x33.v Error: ..//source/tw_64x33.v:79: case equality (===) is not supported by synthesis. (VER-189)
问题:
1、综合时,是不是不需要读入SRAM的.v文件?(即上述tw_64x33.v文件)
2、具体应该怎么完成综合工作?