数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 16 |主题: 31052|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 15 16 17 181920 21 22 23 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 遵循Formality用户手册中的Tutorial，为什么Analyze无法实现？	日晨难再 2025-1-3	1399	日晨难再 2025-1-3 15:25
[求助] 请教，芯片內的并列式EEPROM是one port还是dual port？	yungchan 2024-12-19	6680	yungchan 2025-1-3 12:40
[其它] hls设计分享 ...2	sybzq 2024-12-3	131161	JCWANGZI 2025-1-3 10:32
[求助] memory compiler 生成的 lib 的 pg_pin 没有 direction	赫鲁小夫 2024-10-9	9980	赫鲁小夫 2025-1-2 16:19
[讨论] ICG在scan中的问题讨论	Anturze 2022-8-31	52884	cp1995 2025-1-2 16:13
[原创] 滚动截屏软件	tian10 2025-1-2	0404	tian10 2025-1-2 14:37
[求助] 为什么最简单的分频器，也需要一个reset信号?	orientview 2025-1-1	4596	mumei0926 2025-1-1 22:31
[原创] 用Malogic FPGA Board 上的Cy7c68000实现了USB to UART（全速）	dodoee 2023-10-6	31631	dodoee 2025-1-1 16:33
[求助] 数字IC前端设计	山水有相逢 2024-12-3	5896	青枣同学 2025-1-1 16:28
[求助] 请问vcs看波形的dve背景颜色可以改么?	ldy777 2022-9-13	22583	青枣同学 2025-1-1 16:25
[求助] verilog-mode使用时parameter无法替换	mysoul 2021-5-6	52664	青枣同学 2025-1-1 16:22
[求助] 哪里有Genus的flow脚本？	Outerman2000 2023-1-12	11543	cxlisme 2024-12-31 18:01
[求助] 综合设置condition的问题	2441697316 2024-12-30	2525	FGX 2024-12-31 17:25
[求助] 请教低功耗设计中隔离单元的问题	霍无醉 2024-12-31	5545	wxd_rf_zhikun 2024-12-31 17:17
[求助] formality验证中SVF读入 ...2	hzdzkjly 2013-9-26	1517187	CZB的筱 2024-12-31 16:26
[求助] Emacs verilog AUTOINST & parameter问题	sukong123 2016-1-6	23591	cp1995 2024-12-31 15:23
[求助] PCIE DMA原理 - [悬赏 100 信元资产]	buzhou2006 2020-4-7	86437	henry101422 2024-12-31 11:38
[求助] FPGA验证（pipe）pcie	lujigua 2014-10-16	62990	henry101422 2024-12-31 11:25
[求助] 在verilog task 中加入延时输出后波形错误	sktwo 2024-11-20	2459	Patrick0809 2024-12-31 11:19
关于NAND FLASH 控制接口问题的疑问。 ...2	740625 2004-6-4	179577	leon_strive 2024-12-29 17:01
[原创] 使用DE2-115简单实现CortexM0_DesignStart并Keil调试成功 ...2 3 4 5	Pasingen 2021-7-12	4213646	aaasmart 2024-12-28 18:28
[求助] 16nm数字逻辑综合后最高能运行多少速率？	li859831360 2024-12-27	2522	li859831360 2024-12-28 16:26
[求助] DC综合对SRAM端口的约束问题	2020040401006 2024-12-27	0362	2020040401006 2024-12-27 16:26
[求助] 形式验证-Formality	时间在走人在变 2024-9-26	51022	2596784844 2024-12-27 10:53
Modelsim5.6e的仿真库文件怎么生成，我搞了好几天都没弄出来，救命啊！ ...2	hs157 2003-9-4	118683	cyberwillis 2024-12-26 20:53
[求助] 有人愿意租借solvnet账号2天给我学习吗？有偿求助	海绵宝宝玩电脑 2024-12-26	1632	chuchuang 2024-12-26 14:55
[求助] 大家知道怎么使用spyglass报出特定的两个时钟之间的全部路径吗	独孤败天999 2021-2-26	11766	小兔子宝宝哒 2024-12-26 14:32
[求助] modelsim添加的文件无法编译	chris3_chen 2024-12-23	2998	chris3_chen 2024-12-26 11:59
[讨论] set_multicycle_path会不会存在亚稳态问题？？ ...2 3	Anturze 2024-12-23	201881	Challensys 2024-12-26 11:23
[求助] DC综合时插入门控时钟需不需要制定具体是哪个时钟啊	ZHZIC 2020-10-20	93891	cp1995 2024-12-26 09:54
[求助] XILINX 的USB IP 有谁用过吗？是不是要付费的啊？ ...2	hongyijia13 2014-1-12	1715780	gdutchen 2024-12-25 15:38
[原创] arm-cortex-a78 架构	NeverLazyThu 2022-4-10	73809	yang0694 2024-12-25 09:40
[转贴] 时钟切换电路	peter861021 2019-7-14	27263	Min_Johnson 2024-12-25 09:35
[求助] ARM-SOCRATES 中Nic400配置的问题 - [悬赏 500 信元资产]	Liang_Xiaoqian 2024-1-30	52969	IC.Michael 2024-12-24 20:25
[求助] 镁光LPDDR5的register model后门写访问如何实现？	张江IC侠 2023-3-15	22280	Surmullet 2024-12-24 16:57

1 ... 15 16 17 181920 21 22 23 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 16 |主题: 31052|排名: 10

快速发帖

浏览过的版块

站长推荐 /1