数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30966|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 19 20 21 222324 25 26 27 ... 885 / 885 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] Warning: Power state of driver pin u_ctrl/dout1_reg/Q (related supply net (VDD12G,VSS)) is less always on or unrelate...	yuming_ziyi 2023-1-26	11718	ICykz 2024-10-24 15:36
[求助] conformal比较失败之后如何调出原理图对比debug	lolina 2024-10-24	0638	lolina 2024-10-24 14:48
[求助] 求助：design timing summary中出现N/A怎么办	Lizi_ 2024-10-22	2708	Lizi_ 2024-10-24 14:28
[求助] 求助一下有没有活跃的数字IC设计交流群，小白想进去学习学习 - [悬赏 10 信元资产]	fu_yang 2024-10-21	71114	upsidedown 2024-10-24 13:40
[求助] 问下各位大佬，这个会有风险么，是不是属于异步路径，需要加到notiming_check中 - [已解决]	limeng961010 2024-10-22	3787	limeng961010 2024-10-24 09:49
[求助] 数字ic设计怎么进行自我提高 - [悬赏 5 信元资产] ...2	混合江小白 2023-9-10	173355	ymz615 2024-10-23 15:29
[求助] DCT综合net interconnect area依旧是undefined	吕归尘 2024-10-23	3583	nirvana_pear 2024-10-23 10:16
[讨论] 两个250位的数想加能一拍算出结果不	scutlee 2024-10-21	6795	liuguangxi 2024-10-22 18:12
[求助] 请问这个环形电路发生震荡是什么原因，以及如何解决呢	青岚 2024-10-18	1726	ilmkduse 2024-10-22 16:33
[求助] 标准单元库各文件在不同阶段分别被调用哪些文件 - [悬赏 10 信元资产]	lurenjie123 2024-10-21	1678	hxy2018 2024-10-22 15:07
[求助] cadence中verilog生成symbol时多位输出的pin	wangbowen1995 2017-12-15	94880	BewhY 2024-10-22 12:44
[求助] tessent -shell的mbist没有生成测试电路 - [已解决]	Mark_Iain 2024-8-23	5981	daviehj 2024-10-22 08:09
[求助] Verilog补码乘法 ...2 3	2441697316 2024-9-24	263323	liuguangxi 2024-10-21 17:02
[求助] 故障处理单元FCCU应用求助 - [悬赏 100 信元资产]	点灯小能手 2024-8-8	5957	点灯小能手 2024-10-21 17:00
[讨论] 关于逻辑电路不同写法的功耗。	scutlee 2024-4-25	1955	wufeng233 2024-10-21 15:29
[求助] 求购logicbricks logiVIEW ip	linuxsina 2024-2-22	11051	tinytera 2024-10-21 11:54
[求助] 关于测量建立时间的一些疑问	墨水章鱼 2024-10-20	0891	墨水章鱼 2024-10-20 22:09
[求助] 数字前端综合的一些问题	你吃不吃火锅 2024-10-16	31112	goaheadxxt 2024-10-18 16:44
[原创] faraday的SRAM引脚功能？TMCK DVSE DVS	四十五度向下 2024-10-18	0530	四十五度向下 2024-10-18 16:16
[求助] spyglass fatal 求助大佬指教！	FinnIC 2023-12-26	42013	jilinwjx 2024-10-18 15:56
[求助] STA setup/hold violation：clock network delay引起 ...2	Patrick0809 2024-10-16	121595	upsidedown 2024-10-18 15:42
[原创] Altera项目移植到Xilinx任务	xuyangfirst 2024-10-15	1744	zjwsh001 2024-10-18 10:32
[求助] SRAM的write through 和 write assit是什么意思？	四十五度向下 2024-10-17	2848	四十五度向下 2024-10-18 09:35
请教一下DC中target_library和link_library的区别？ ...2 3 4	craftfox 2004-9-8	3525589	日晨难再 2024-10-18 00:16
[求助] 插值 cic 输出低频噪声很高	遇见爱0107 2024-10-17	0493	遇见爱0107 2024-10-17 17:47
[求助] 五级反相器环振，占空比为什么这么不好看，有没有解决办法	IC_Ezreal 2023-8-28	21416	lanely 2024-10-17 17:18
[求助] DC编译中的design rule cost	追天鹅的青蛙 2010-11-13	511365	胡了 2024-10-17 15:57
[求助] CRC 计算问题	ann倩 2024-10-15	4638	ann倩 2024-10-17 13:51
[求助] conformal 设置哪些点不去verify 的命令是啥 - [已解决]	shangyuanbo 2024-10-17	1538	温柔阴影 2024-10-17 11:01
[求助] 为啥我在cadence617中写的verilog生成不了symbol	infinity233 2024-10-15	2698	infinity233 2024-10-16 19:33
[讨论] AXI 4的Non-modifiable transactions	硅下亡魂 2024-10-11	2569	硅下亡魂 2024-10-16 16:59
[求助] 两个独立的license同时启动 ...2	dabenzhong 2012-2-6	128935	xyz103053 2024-10-16 12:42
[求助] 关于使用virtuoso/ams进行数模混仿，但是全命令行	nomercy 2024-10-15	1809	zenghan0323 2024-10-15 17:13
[资料] AMBA-AXI、AHB、APB协议简介0919.pdf	tengjiexx 2023-5-6	92340	igolaps 2024-10-15 16:13
[原创] 特权同学倾情奉献9G海量FPGA学习资料（这是最新版，希望版主删掉原来的） ...2 3	rousong1989 2014-7-16	208059	jiangnaner 2024-10-15 14:14

1 ... 19 20 21 222324 25 26 27 ... 885 / 885 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30966|排名: 12

快速发帖

浏览过的版块

站长推荐 /2