数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30778|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 19 20 21 222324 25 26 27 ... 880 / 880 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] 解决“Design Compiler is not enabled. (DCSH-1)”问题 ...2 3 4 5 6..21	RainskyXiang 2010-9-17	209116244	苍天有井自来空 2024-8-6 22:34
[原创] pcie扫盲贴 ...2 3 4 5 6..9	shiyinjita 2014-4-10	8348758	lijunjie111 2024-8-6 20:44
[讨论] 加了断言会不会影响综合和后端？？？	scutlee 2024-8-5	2332	铭刻于心 2024-8-6 19:57
[求助] 能否用行波计数器实现分频电路	lzhj21 2024-8-5	5360	lzhj21 2024-8-5 18:58
[讨论] MCU的timer有什么用？？	scutlee 2024-8-5	3413	fhy420462303 2024-8-5 16:54
[讨论] 芯片外部的信号都要同步？？	scutlee 2024-8-5	1407	fhy420462303 2024-8-5 16:48
[讨论] always实现组合逻辑.常用吗？ ...2 3 4	forlsy 2012-5-29	3715623	663211a 2024-8-5 13:44
[求助] 求特权同学SF-HSC USB3.0+LVDS+FPGA开发套件配套资料	zyfwh 2024-8-5	0389	zyfwh 2024-8-5 12:01
[讨论] debug mode	scutlee 2024-8-5	0304	scutlee 2024-8-5 10:58
[讨论] IC设计与FPGA设计中乘法器的疑问	redlemon 2024-8-4	2556	edacw 2024-8-4 21:32
[求助] 谁有FPGA实现的TCP/IP和SMPTE 2110 IP核？	一个昵称 2024-8-4	0317	一个昵称 2024-8-4 18:13
[求助] Spyglass Modular Schematic debug时如何返回上层电路	kaokao_ 2024-8-2	0235	kaokao_ 2024-8-2 16:13
[求助] 请教DP、EDP接口协议中有没有定义时钟校正序列？	interfacer 2024-8-2	3450	1123189683 2024-8-2 14:51
[讨论] 假如FPGA的WNS是0.13ns，那么时序约束的时候是不是可以减少0.13ns呢	scutlee 2024-7-27	2383	纸鸢Ame 2024-8-2 14:42
[原创] 孩子都能学会的FPGA：第四课——组合逻辑和时序逻辑	chdaj58 2023-11-20	31110	sajes2013 2024-8-2 13:56
[求助] AXI 一致性模型	dreamer21 2024-8-1	2449	dreamer21 2024-8-2 12:44
[求助] DDR3 Read Leveling ...2 3 4	linghuqiubai 2014-10-22	3528641	hello_kitty234 2024-8-2 00:24
[求助] VCS 2020.12版本安装	Jackyanguan 2024-5-28	2511	Jackyanguan 2024-8-1 19:05
[求助] design compile 的 compile_ultra 指令	jswon 2011-6-9	513985	小白一枚啊 2024-8-1 16:30
[求助] 麻烦帮忙下载一个opencore的项目 - [已解决]	ilmkduse 2024-7-29	2562	tapas 2024-8-1 16:25
[求助] verdi软件使用，波形背景颜色 ...2 3 4 5	9065574912 2014-12-22	4822962	Xunuoo 2024-8-1 13:38
[讨论] clock gate 加一个scan mode有什么用？？	scutlee 2024-7-30	3444	zero_0 2024-8-1 11:25
[求助] QuartusⅡ综合将复位信号识别成时钟信号	阿良良木翼 2024-8-1	0343	阿良良木翼 2024-8-1 10:18
[转贴] visio waveform	V-V 2023-7-5	41515	nguyenvietthi 2024-8-1 10:09
[求助] IC设计到底用systemverilog还是Verilog	rocsman 2024-7-26	5788	silent_speak 2024-8-1 08:52
[求助] OCC	YIGANDAHEIQIANG 2024-7-27	2627	kk2009 2024-8-1 01:16
[求助] 如何合理编写DC的约束文件	时间在走人在变 2024-7-31	1389	kk2009 2024-8-1 00:43
[求助] spyglass cdc 如何约束异步fifo？	sducut 2024-7-31	0437	sducut 2024-7-31 17:35
[求助] 异步fifo中读写数据位宽不等	时间在走人在变 2024-7-24	7851	时间在走人在变 2024-7-31 16:28
[原创] 关于NVIDIA的智能模块NVDLA（深度学习加速器） ...2 3 4	CKlover 2018-3-8	3818362	烈烈风中 2024-7-31 15:51
[讨论] 异步FIFO使用格雷码作为地址的可行性	xylimm 2024-6-10	6748	古月水中 2024-7-31 11:31
【zhanghe】【挑战笔记1】之CRC循环冗余校验的原理与算法	zhanghe901126 2014-6-26	97662	soelife 2024-7-31 11:12
[求助] tessent mbist算法中的SMarchCHKBvcd算法具体的步骤是什么	zhaoqingyi13 2023-9-19	11352	flamingo_123456 2024-7-30 17:31
[求助] 利用conformal做ECO，怎么保护SCAN chain？	bjzhaoxh77 2021-9-13	42592	zyr123 2024-7-30 17:24
[求助] 如何设计线性反馈移位寄存器(LFSR)	window_blinds 2017-10-17	715307	夏尔 2024-7-30 17:11

1 ... 19 20 21 222324 25 26 27 ... 880 / 880 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30778|排名: 8

快速发帖

站长推荐 /1