在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3096|回复: 0

[求助] 求解决dsp builder中signal compiler编译后的warming~

[复制链接]
发表于 2012-6-8 14:47:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 苦寻爱 于 2012-6-8 14:48 编辑

Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.   
Critical Warning (332169): From Clock (Rise) to Clock (Rise) (setup and hold)

Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for detailsCritical

Warning (169085): No exact pin location assignment(s) for 50 pins of 50 total pins

Warning (10036): Verilog HDL or VHDL warning at alt_dspbuilder_altimult.vhd(80): object "enadff" assigned a value but never read

Warning (10036): Verilog HDL or VHDL warning at alt_dspbuilder_altimult.vhd(85): object "aclr_i" assigned a value but never read


这些warming怎么排除呢???请详细说明。谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 07:52 , Processed in 0.017187 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表