xilinx VC709以及netfpga-sume xdc

as0920 · 发表于 2016-10-6 10:20:22

set_property PACKAGE_PIN AV35 [ get_ports PCIE_RESET_N ]
set_property IOSTANDARD LVCMOS18 [ get_ports PCIE_RESET_N ]
set_property PULLUP true [ get_ports PCIE_RESET_N ]
# The following constraints are BOARD SPECIFIC. This is for the VC709
set_property LOC IBUFDS_GTE2_X1Y11 [ get_cells refclk_ibuf ]
create_clock -period 10.000 -name pcie_refclk_new [ get_pins refclk_ibuf/O ]
set_false_path -from [ get_ports PCIE_RESET_N ]

set_property IOSTANDARD LVCMOS18 [ get_ports fpga_rst ]
set_property PACKAGE_PIN AV40 [get_ports fpga_rst]
-----------------------------------------------------------------------------------------------------------------------------------------
这是某个开源软体针对VC709的xdc，旦是我想要将这份xdc改程netfpga-sume的xdc写法请问有人愿意帮助吗

as0920 · 发表于 2016-10-7 09:29:06

推推

hnuwyf · 发表于 2016-10-7 10:00:49

set_property PACKAGE_PIN AY35 [get_ports PCIE_RESET_N]set_property IOSTANDARD LVCMOS18 [get_ports PCIE_RESET_N]
set_property PULLUP true [get_ports PCIE_RESET_N]

set_property LOC IBUFDS_GTE2_X1Y11 [get_cells refclk_ibuf]
creat_clock -period 10.00 -name pcie_refclk_new [get_pins refclk_ibuf/O]
set_false_path -from [get_ports PCIE_RESET_N]

set_property IOSTANDARD LVCMOS18 [get_ports fpga_rst]
set_property PACKAGE_PIN AR32 [get_ports fpga_rst]

as0920 · 发表于 2016-10-12 10:50:45

回复 3# hnuwyf

很抱歉今天才回我使用了你的写法却无法顺利产生bitstream 请问有什么方法可以修改吗

xtwl_tpcl · 发表于 2016-10-17 10:18:26

需要知道具体需求才能知道怎么改

[求助] xilinx VC709以及netfpga-sume xdc

相关帖子

浏览过的版块

站长推荐 /2