在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 268|回复: 1

[求助] 数字后仿真里面遇到异步FIFO跨时钟域

[复制链接]
发表于 2025-3-12 16:38:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
数字后仿真里面遇到异步FIFO跨时钟域导致写指针和读指针不满足建立时间和保持时间的违例,就是读写时钟的上升沿隔得很近,不知道怎么解决,求大神!!!!!
这是nclaunch里面的仿真的log文件:
Warning!  Timing violation
           $setuphold<hold>( posedge CK &&& (ENABLE_RDN === 1'b1):103725020 PS, posedge D &&& (ENABLE_RDN === 1'b1):103725027 PS,  1.0 : 10 PS,  1.0 : 10 PS );
            File: ./SCC55NLL_HD_RVT_V2p0.v, line = 15234
           Scope: FPMROC_TDC_tb.FPMROC_TDC_Inst.TDC_Encoder_Inst.fifo_inst.async_fifo_inst.\wr_ptr_g_d1_reg[3]
            Time: 103725027 PS
里面的wr_ptr_g是在写时钟下进行加1,但是在读时钟下进行打拍传给wr_ptr_g_d1

发表于 2025-3-12 18:13:13 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-10 07:26 , Processed in 0.013507 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表