在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 404|回复: 2

[求助] dft后仿出现timingviolation的问题

[复制链接]
发表于 2025-5-28 21:19:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
后仿时只要一带sdf跑就出现mismatch,看了一下在出问题的scancell上出现了timing violation具体描述如下
1.出现vio的cell与前一级的cell没有插buffer,再加上这相邻2级时钟的clock skew较大,导致出现setup违例
2.其他相邻scancell之间均未出现此问题

我想知道的是为何dc综合惟独这个scancell没有优化timing呢?这种情况我可以用一个spare cell插入一级buffer来解决吗?

如下图,上方波形是出问题的dff,setup违例,数据无法正确采入,出现了不定态,下方是正确的scan shift过程

烦请大佬解答


                               
登录/注册后可看大图


发表于 2025-5-29 02:31:27 | 显示全部楼层
这个跟dc有啥关系?
带sdf不是PR之后的吗?
在PR的时候不查timing吗?
发表于 3 天前 | 显示全部楼层
先要确认师发生在shift mode?还是capture mode,shift mode下的timing必须clean。capture实在没法fix就mask
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-26 22:45 , Processed in 0.017563 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表