在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[原创] 相同电路,结构参数都相同,cadence版本相同,不同电脑仿真结果不一样。 lhd918 2024-9-5 81936 Shiroihane 2024-9-6 09:43
[招聘] 知名IP 公司 -sram设计 15821990611 2024-9-5 11306 jiangnaner 2024-9-5 20:46
[求助] SPIslave,使用spi时钟处理和使用内部高速时钟采数,优缺点分别是什么? interfacer 2024-9-5 0984 interfacer 2024-9-5 17:37
悬赏 [求助] Synopsys DC area report Net Interconnect area出现undefined - [已解决] attach_img ssexpo1046 2024-3-8 42351 qiang_he 2024-9-5 16:38
[招聘] 存储芯猎-存储核心研发岗位 新人帖 15821990611 2024-9-5 11155 jiangnaner 2024-9-5 16:07
[求助] 请教综合时遇到的Warning分析 attach_img 刺猬精灵 2016-4-12 22813 Patrick0809 2024-9-5 14:06
[求助] 请大佬们解答 RFICxiaocai 2024-9-5 11073 RFICxiaocai 2024-9-5 12:55
[求助] 单bit信号控制输出二或四分频的实现方法问题 attach_img IC牛马 2024-9-4 01075 IC牛马 2024-9-4 23:31
[原创] VCS与Vivado仿真差异问题 新人帖 mrpp 2023-9-7 52818 lolina 2024-9-4 19:27
[求助] AHB窄带传输 dreamer21 2024-9-1 21329 lolina 2024-9-4 19:23
[讨论] clk mux怎么约束  ...2 scutlee 2024-8-15 122566 lolina 2024-9-4 19:20
[讨论] 去公司做了几年技术,你在这几年学到的技术是不是属于你自己的? attach_img dodoee 2024-9-3 21472 alienwarexie 2024-9-4 16:36
[求助] Synopsys DC工艺库的使用 新人帖 安大卢小帅 2024-2-26 31343 qiang_he 2024-9-4 16:14
悬赏 [求助] dc综合 tri - [悬赏 200 信元资产] LLLHY123123 2024-5-15 9781 潇洒的蛋壳Chris 2024-9-4 13:57
[求助] 直流应力对延时的影响 wu_bo 2024-9-3 2950 wu_bo 2024-9-4 12:02
[求助] 自己用booth算法+华莱士树写乘法器是不是大概率不如dw自带的? 薛定谔的青蛙 2024-7-23 5625 upsidedown 2024-9-4 11:24
投票 [讨论] 数字设计的你们都在用什么编辑器做coding呢 新人帖 attachment  ...23 茶艾 2023-11-22 294977 a275743097 2024-9-3 19:54
[求助] 求一下IIC的SCL pin和SDA pin的DC约束怎么下,谢谢各位大佬 新人帖 凌风 2024-9-3 0908 凌风 2024-9-3 16:16
[讨论] 通过分频产生的时钟能不能视为同步时钟  ...2 scutlee 2024-8-7 10777 upsidedown 2024-9-3 15:44
[讨论] 怎么把所有parametr放到同一个文件中?? scutlee 2024-8-26 3409 upsidedown 2024-9-3 15:35
[讨论] 如果用到时钟的下降沿会有什么影响??? scutlee 2024-4-10 91190 upsidedown 2024-9-3 15:22
[讨论] 可以用clock来做一些逻辑吗?? scutlee 2024-8-9 6510 upsidedown 2024-9-3 15:11
[资料] MIPI CSI-2 specification v3-0.pdf 2019最新版 attachment  ...23 Hermin 2022-3-9 286864 www1519 2024-9-3 12:44
[求助] 请问High-Performance Simulation Option无法打开的原因 调皮捣蛋 2023-4-12 11308 leonard30 2024-9-3 08:11
[其它] Stratix V FPGA闲置出售,咨询即送5G F-OFDM的verilog和matlab代码!! attachment  ...23456..12 myCollins 2016-1-8 11535338 15007001012 2024-9-2 19:16
[求助] 仿真器疑问 纸鸢Ame 2024-9-2 0303 纸鸢Ame 2024-9-2 16:51
[求助] AHB的slice dreamer21 2024-9-2 0352 dreamer21 2024-9-2 16:38
[讨论] 关于芯片逆向设计的一些迷茫  ...2345 IC.Michael 2015-5-4 4519588 upupgogo 2024-9-2 15:38
[求助] spyglass报lint错误 明崽崽 2024-9-2 0237 明崽崽 2024-9-2 15:09
[讨论] 如何进行CRG设计? IC.Michael 2019-4-1 34176 用户名无效 2024-9-2 10:50
[转贴] 国内主要的IP产商资料 attachment zhanweisu33 2024-8-30 62040 icroad 2024-9-2 00:08
[讨论] 做DFT为什么要用mux选择不同得时钟啊? scutlee 2024-8-7 4520 VII 2024-9-1 15:07
[原创] Xilinx FPGA NVMe主机控制器IP,高性能版本 attachment axpro 2024-2-1 2928 axpro 2024-8-31 21:56
[原创] SPI,I2C,I2S协议介绍 attach_img  ...2 羽无芯 2021-1-14 158281 wuchaoxiang 2024-8-31 21:28
[原创] 求LBIST完整流程 新人帖 myakk 2024-8-9 1436 yekaiwan 2024-8-30 20:11
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 03:37 , Processed in 0.017953 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块