设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Dc综合各种warning截图，求助

1 23 / 3 页

返回列表发新帖

楼主: petrel87

[求助] Dc综合各种warning截图，求助

发表于 2022-8-31 09:55:34 | 显示全部楼层

学习了

回复支持反对

使用道具举报

发表于 2025-7-23 19:33:22 | 显示全部楼层

杰克淡定发表于 2016-5-31 09:02
回复 4# petrel87

你先把第八种错误清掉再说，查看log文件也可以。在读进RTL设计后，link步骤生成的r ...

这个link问题怎么解啊，我也遇到了

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

1 23 / 3 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-31 13:34 , Processed in 0.011329 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表