设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 部分input无时序报告，请问是什么原因？ ...

发新帖

查看: 173|回复: 0

[求助] 部分input无时序报告，请问是什么原因？

发表于 12 小时前 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

写了一个简单的模块，8bit计数器，valid表示有效，set为置位信号(为高时，输出置位data）。

约束文件里面已经约束了所有的input，但时序报告中却缺少data的部分，请问是为啥？
verilog代码：

约束文件

timing_report中只有valid部分

rtl

rtl

约束

timing_rpt

timing_rpt

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-25 23:36 , Processed in 0.012759 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表