在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 47584|回复: 83

[原创] pcie扫盲贴

[复制链接]
发表于 2014-4-10 22:30:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 shiyinjita 于 2014-4-11 06:48 编辑

从速度上来讲PCIE1.0标准 2.5G(8B/10B),
pcie2.0标准 5.0G(8B/10B)
pcie3.0标准8G(128B/130B)

通道来讲:
X1,X2,X4,X8,X16。


中断实现:
1:lengcy INTN
2:传统中断
3:MSI中断。


辅助功能 :
1:功耗管理
2:AER机制。
3:FC流量控制与调节机制。

从结构上来讲分为
GTP+数据链路层+应用层,其中GTP和数据链路层是IP提供的,基本上不需要修改,除非几个特殊的应用

从模式上来讲
rc模式
EP模式

从接口上来讲 :
1IO模式
2:DMA模式,DMA模式分为块DMA(B_DMA) 和 链式DMA(SG_DMA),还有好几个DMA模式,但是没有实际用过。

参考资料:
1:pcie标准教材
2:pcie结构导读

xilinx的DMA例子
1:xapp1052
2:xapp859
3:opencores中的SG_DMA

大家谁还想到了,就继续添加啊
发表于 2014-4-11 07:37:11 | 显示全部楼层
版主先扫这个盲吧:
pcie_core-Q.png
红、橙、蓝、绿,Xilinx的几种IP核有什么不同?那个PIPE的是实现了PIPE的上层还是下层?Endpoint应该不能做RC,那Endpoint Block和Endpoint核又有什么不同?
 楼主| 发表于 2014-4-13 09:05:55 | 显示全部楼层
回复 2# 加油99


   没有研究过这个,你可以告诉我嘛? 我跟着学习一下,谢谢了
发表于 2014-4-14 09:47:53 | 显示全部楼层
我没做过pcie硬件开发,也没条件用xilinx的开发板。安装ise想仿真一下,一看有这么多IP core,就罢手了。以后有条件、有时间再学吧。谢谢了!
发表于 2014-4-14 16:05:19 | 显示全部楼层
如果自己能搞个sp605就有机会玩了!现在自己如果有时间看看相关知识做储备吧!
发表于 2014-10-16 23:23:50 | 显示全部楼层
简直业良心,新学pcie的看下
发表于 2014-11-8 20:56:04 | 显示全部楼层
新手一个,求交流qq:1098549099
发表于 2014-11-8 23:48:06 | 显示全部楼层
和器件有关。 s6 和 v6  、v5 都有不同  7系列 基本上是相同的
发表于 2014-11-11 10:05:35 | 显示全部楼层
跟着学习一下
发表于 2014-11-11 13:48:23 | 显示全部楼层
进来学习下~顺便混点信元
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:49 , Processed in 0.022969 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表