在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2374|回复: 5

[原创] Verilog高级数字系统设计技术与实例分析

[复制链接]
发表于 2022-10-13 19:28:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在看《Verilog高级数字系统设计技术与实例分析》这本书,感觉还是挺详细的,从基础到设计理念,同时还有基础大以及进阶的Verilog源代码设计(组合逻辑、时序逻辑、LSFR、多种编码译码器、同步&异步FIFO),希望大家相互学习!共勉~

可搜索_Verilog高级数字系统设计技术与实例分析.pdf

28.8 MB, 下载次数: 95 , 下载积分: 资产 -9 信元, 下载支出 9 信元

发表于 2022-10-13 21:31:07 | 显示全部楼层
下载来看看
发表于 2022-10-14 20:59:03 | 显示全部楼层
多谢分享
发表于 2022-10-17 14:26:59 | 显示全部楼层
谢谢分享
发表于 2022-10-18 14:38:31 | 显示全部楼层

Take a look, thank you
发表于 2024-9-9 08:50:29 | 显示全部楼层
感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 01:38 , Processed in 0.022587 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表