设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30107|排名: 8 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 求助,在HDLbits上练习,这个代码不知道错哪了 attach_img 2558966080 2024-1-22 5473 2558966080 2024-1-24 10:29
[原创] 这个项目就是当时的总监说打算几个月做出来的 dodoee 2024-1-14 1756 rvisk 2024-1-24 08:39
[原创] SpyGlass_MoreLintRules_Reference attachment  ...2 kevin.yang0922 2021-6-9 164797 dreamfly123123 2024-1-23 17:33
[求助] AMS仿真报错： ERROR (SFE-874): "Unexpected exclamation mark "!". 调皮捣蛋 2023-3-19 61152 ICdesign101 2024-1-23 17:22
[资料] 分享伯克利UC berkely EE140 EE240 EE214的课件 attachment  ...23 maosheng007 2019-12-21 238736 liu900319 2024-1-23 16:26
[资料] Huawei goes global (2020 springer讨论华为的书) attach_img juhuapaul 2021-3-20 92671 wangchenglong 2024-1-23 16:13
[资料] Integrating Slang Linter into the Vim ALE attach_img AlvinRolling 2024-1-23 0343 AlvinRolling 2024-1-23 13:28
[求助] [Formality]验证的器件不一致 LQY2000 2024-1-23 0385 LQY2000 2024-1-23 11:15
[求助] 如何让design compiler生成全小写的名称 sharpmental1979 2022-1-11 31415 jeannyhuang 2024-1-23 10:19
[求助] VCS+verdi pli.a的文件报错，请各位大侠帮忙看下  ...2 cccc000000 2012-9-23 1211933 Rico_Luo 2024-1-22 18:59
[求助] 了解了协议之后怎么设计代码？ 新人帖 dl1048485049 2024-1-18 3486 zhx_sm 2024-1-22 17:56
[求助] sifive的 riscv debug协议的0.11版本和0.13版本兼容吗？ 新人帖 自复兴 2024-1-22 0282 自复兴 2024-1-22 17:19
[讨论] Verilog中状态机编码方式的选择：二进制编码、格雷码编码、独热码编码 besideyou 2015-10-5 84125 Anna_sophia 2024-1-22 16:08
[求助] 闭环流水线循环该如何编写代码c++ sins17 2024-1-22 0261 sins17 2024-1-22 15:47
[原创] CCIX Subsystem attachment iamtony 2022-1-30 51937 苍穹521earth 2024-1-22 15:09
[原创] BT5.4 Release_Note qianqian123 2024-1-20 3385 qianqian123 2024-1-22 14:14
[求助] 关于Vivado 自带的MIG AXI4接口DDR 控制器example desgin的 疑问 attach_img 矿工联盟盟主 2024-1-21 5487 ht_lch 2024-1-22 13:41
[讨论] 小规模ASIC芯片架构如何设计？可通过接口进行参数配置 helimpopo 2024-1-10 5534 fuxugang 2024-1-22 10:14
[求助] 估值10+亿SSD存储主控芯片设计公司 急招 SSD项目经理PM 60W shearerliu 2024-1-21 0332 shearerliu 2024-1-21 16:21
[资料] FPGA设计实战.pdf 发书 attachment  ...23456..7 zx5290 2016-12-13 6413578 liguchu 2024-1-20 09:22
[资料] 共享Altera比较老的IP解密工具 attachment doomsten 2013-5-16 94836 qiao982 2024-1-20 00:47
[资料] 通向FPGA之路---七天玩转Altera之基础篇V1.0 attachment zjllh 2015-7-7 72042 qiao982 2024-1-20 00:45
[资料] FPGA 设计方法分析 attachment  ...23 小相 2016-6-21 215175 qiao982 2024-1-20 00:39
[资料] FPGA资料，与大家分享 attachment ZTL_xiao 2016-5-6 81977 qiao982 2024-1-20 00:33
[求助] Xilinx Vivado 18.3 DDR3 MIG IP with AXI4 interface 写入功能错乱 新人帖 attach_img 矿工联盟盟主 2024-1-15 6504 矿工联盟盟主 2024-1-19 15:38
[资料] 【2016-Apr/May】Military Embedded systems attach_img  ...2 子幽墨雨 2016-6-20 145212 im.leo 2024-1-19 12:15
[资料] FPGA入门资料 attachment John8023 2016-9-24 22718 liguchu 2024-1-19 11:32
[求助] modelsim中全局宏定义如何设置 xdf666 2024-1-18 1359 liuguangxi 2024-1-18 20:57
[资料] An Overview of DPD Algorithm and Techniques attachment  ...2 691564736 2013-5-25 167161 etopjp 2024-1-17 20:46
[求助] 关于sram设计的疑惑 新人帖 justicelin 2023-12-31 3583 临界 2024-1-17 19:34
[求助] 每位累加求和简便写法？ attach_img xdf666 2024-1-17 3379 xdf666 2024-1-17 17:11
悬赏 [求助] 关于带UPF综合问题。 - [悬赏 200 信元资产] 1339650739 2018-9-6 103771 多线程维生素 2024-1-17 16:35
[原创] 求wifi6 ip lxtx603 2024-1-13 1499 lxtx603 2024-1-17 15:44
[求助] lec 如何在逻辑锥中穿过 unmapping 的 latch 温柔阴影 2024-1-17 0201 温柔阴影 2024-1-17 11:13
[原创] SoC中的IO模块设计 pinpad design in soc attachment  ...23 sandyhan 2014-3-19 2710874 a752109494 2024-1-17 10:33
下一页 »
1 ...101112131415161718... 861下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 17:51 , Processed in 0.020903 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块