EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 21 |主题: 31207|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 10 11 12 131415 16 17 18 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] dft后仿出现timingviolation的问题	dick1 2025-5-28	2798	yzsy2046 2025-6-23 17:12
[求助] CRFB 数字型 delta sigma 调制器存在低频噪声	hzwit 2025-6-23	0475	hzwit 2025-6-23 08:58
[资料] 分享Cadence XCELIUMMAIN_18.03.001 ...2 3 4 5 6..12	504472832 2018-4-16	11558349	winebibber 2025-6-22 19:15
[求助] 运行DC 2012lab1时，报set_tlu_plus_files error,请教各位这个怎么解决？	mar 2020-12-18	33314	zhoutt 2025-6-22 00:06
[求助] Verdi中波形trace变化情况 - [悬赏 300 信元资产]	786797740 2025-6-16	3826	xiatianla 2025-6-20 20:15
[求助] ncprotect portview 加密后无端口	yanrenyi 2014-11-19	87176	wojffvgkb 2025-6-20 10:27
[求助] Vivado里面DDS ip核仿真相关问题	George_01 2025-6-19	1753	George_01 2025-6-19 21:26
[原创] 使用最少fpga资源实现JPEGXS编解码	guanzhzh 2025-6-19	0688	guanzhzh 2025-6-19 20:11
[资料] 网络是怎么连接的［书籍］	撒野 2024-12-9	71323	linggan2005 2025-6-19 17:27
[资料] PrimeTime 时序分析流程和方法	yex 2024-6-20	55487	ZhengQC 2025-6-19 17:25
[求助] dc综合使用dc_shell生成的网表有dw模块，使用dc_shell -topo生成的网表没有是为啥	851018986 2025-6-17	6782	日晨难再 2025-6-19 14:13
[原创] vcs仿真遇到的问题	atlandis 2015-12-4	44094	进击的阿姆 2025-6-19 10:28
[求助] DVE打不开	nullptr 2023-6-15	52836	jokeshe 2025-6-19 01:03
[原创] 《IEEE 1588v2.1-2019》 ...2	艾艾小阳 2021-9-28	115509	clslhy 2025-6-18 16:59
[原创] RDMA简介6之RoCE V2 连接管理	xidianuser 2025-6-13	1671	xidianuser 2025-6-18 11:45
[原创] sdfAnnotateInfo反标报告INTERCONNECT无法统计	dingdang0101 2025-6-16	1530	dingdang0101 2025-6-18 11:27
[求助] spyglass读取RTL代码时，对于设计中designware加密的iip如何处理？ ...2	CunjieSong 2020-10-27	1611484	shingang2001 2025-6-18 09:37
[其它] chisel的一些资料 ...2 3	quanqiutong 2020-1-4	2614406	ldd-1987 2025-6-18 09:21
[求助] tsmc N65库里面的crtmom的license key怎么查看？	调皮捣蛋 2023-2-25	83599	shuangwen 2025-6-17 22:35
[求助] .cshrc文件是干嘛的？ ...2 3	朱鹮2011 2015-8-3	2429567	naninina 2025-6-17 16:34
[求助] dc使用求助 ...2	shiluo9 2025-6-6	121276	shiluo9 2025-6-17 16:00
[求助] XA+VCS addr4仿真出现“Module or design unit `addr4' specified in ..."ERROR	zh17863817115 2024-7-2	21277	wx1999622 2025-6-17 11:18
[资料] Verilog数字VLSI设计教程 PDF+verilog源码 ...2 3 4 5 6..23	megaic 2016-4-22	22974520	skyzz80 2025-6-17 09:36
[原创] 高速数字设计	nuerhachidetian 2019-9-10	42761	tu_yjq123 2025-6-17 07:03
[原创] cadence vipcat	里里欧欧 2025-6-16	0781	里里欧欧 2025-6-16 17:18
[求助] 请教vc spyglass中将时钟接0的SETUP_CLOCK_CONSTANT错误该如何添加约束	rickchueng 2025-6-12	1622	csr605 2025-6-16 15:19
[转贴] New MentorKG EFA 13.6.15 - 2019, 2012, 2010, 2009, 2008 - Install all the Mentor products you need ...2 3 4 5 6..7	ricvadim 2020-3-8	6523300	carl_andrew 2025-6-15 15:22
[求助] 有偿求tsmc 5nm pdk的design compiler， icc配置	siriux 2024-10-7	41283	darkcorvus01 2025-6-14 21:31
[求助] DC 脚本检查方法 ...2	sukong123 2015-8-18	108113	Challensys 2025-6-14 11:24
[求助] 请问如何保证数模接口时许的正确性 ...2	flyskyseu 2024-12-27	142454	welco 2025-6-13 22:06
[求助] 有人用过Synopsys Embedit Integrator吗？ ...2 3	i_g 2020-7-2	2011906	naninina 2025-6-13 18:50
[求助] dc综合时，怎么设置才能不用synopsys自带的designware库	851018986 2025-6-12	7932	851018986 2025-6-13 17:38
[求助] 帮下载一个candence视频 ...2	cowant 2025-6-11	171181	cowant 2025-6-13 15:11
[资料] DDR 里on the fly的一些解释	xf2016 2025-6-13	2796	xf2016 2025-6-13 14:48
[求助] 帮忙下载几篇IEEE的paper	kk2009 2025-6-12	2589	kk2009 2025-6-12 17:28

1 ... 10 11 12 131415 16 17 18 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 21 |主题: 31207|排名: 8

快速发帖

浏览过的版块

站长推荐 /1