EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31138|排名: 15

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 10 11 12 131415 16 17 18 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] 数字滤波器设计资料 ...2	wufeng233 2021-5-12	164725	lutherliu 2025-5-14 16:40
[讨论] 大位宽的乘法和除法	scutlee 2025-4-19	7921	forlogic 2025-5-14 16:36
[求助] DC UPF bias 問題	xin5858 2025-5-14	0373	xin5858 2025-5-14 14:36
[讨论] quartus中遇到的时钟约束问题	dylIClearner 2025-5-14	0349	dylIClearner 2025-5-14 00:02
[资料] FPGA VCU118开发板	zlguo 2025-5-12	1746	tinytera 2025-5-13 17:59
[求助] serdes发射机并串转换时钟架构全速和半速的区别，高速DFF，MUX顺序	模拟ic设计小白 2024-12-12	92416	hubffghvvg 2025-5-13 13:17
[求助] extra positional option '_sel13'	zhang113 2020-7-16	24469	200419 2025-5-12 20:27
[讨论] 你们用什么做电路设计呢？	liming_DE 2022-5-6	44847	kl_upc 2025-5-12 18:54
[资料] HBM2 High Bandwidth Memory JESD235C ...2 3	bt6767ak 2024-5-3	264205	ldd-1987 2025-5-12 15:28
[求助] DC 中除了report_qor，怎么能看到组合逻辑级数	yimengxiaoyao 2025-5-9	1517	唐三彩骆驼 2025-5-12 08:40
[资料] Hardware Architectures for DNN/CNN ...2 3	windrain4 2020-8-16	217326	Ryggeor 2025-5-11 21:58
[求助] Memory Compiler	小排骨 2025-4-16	1588	zhb9103 2025-5-11 09:03
[原创] NVMe控制器之架构讨论	xidianuser 2025-4-24	2662	xianuser 2025-5-10 22:23
[原创] NVMe控制器之接口模块设计	xianuser 2025-5-10	0499	xianuser 2025-5-10 22:21
coding style资料下载,免费！ ...2 3 4 5	coland 2008-5-17	4715792	ZhengQC 2025-5-9 20:52
[原创] 求LBIST完整流程	myakk 2024-8-9	21092	wuenj 2025-5-9 15:38
[求助] 求芯原VIP9000 NPU	bloodyqiang 2025-3-7	31043	ZhengQC 2025-5-9 15:03
[原创] soc集成的时候含有vhdl代码文件，vcs编译报错	xike2002 2025-5-8	2473	H40 2025-5-9 07:57
[原创] （瑞萨科技，群马大学)-松浦龙司ADC论文集	Wanye_guo 2019-12-24	72674	igolaps 2025-5-8 17:22
[求助] DC 综合 marco的DB output 端口被优化	yimengxiaoyao 2025-5-7	2509	yimengxiaoyao 2025-5-8 16:54
[求助] 关于图像3x3矩阵的图像处理问题	zdh1481 2025-4-18	4739	184255 2025-5-8 10:28
[原创] 芯片内部数字逻辑各模块，组建I2C总线的方式通信？	007无敌 2025-5-5	4725	zsftm 2025-5-8 09:30
[求助] 关于BRAM无法被综合的问题	iccc_learner 2025-4-9	3668	Anturze 2025-5-7 16:48
[求助] Xcelium has problem to generate fsdb file - [悬赏 100 信元资产]	yllinf 2021-7-6	98594	tengjiexx 2025-5-7 09:46
[招聘] 视频IP设计 isp设计--大公司	TTya 2025-5-7	0390	TTya 2025-5-7 09:25
[讨论] 高速设计里面的异步FIFO低延时问题	robertlee2014 2025-4-14	3742	robertlee2014 2025-5-6 18:25
[求助] LVS报错	梁思渊 2025-5-5	3548	Patrick0809 2025-5-6 14:03
[求助] dc逻辑综合过程中，先做upf还是dft scan	chengjjsihan 2025-5-3	1670	kk2009 2025-5-6 04:51
[求助] 请问大佬 RISCV 原子指令如何实现？	追乐人66 2025-5-5	0441	追乐人66 2025-5-5 18:30
[求助] DFT 在scan in 上面添加MUX 逻辑	教父 2025-5-3	0508	教父 2025-5-3 20:00
[原创] NVMe控制器之队列管理	xianuser 2025-5-3	0547	xianuser 2025-5-3 16:18
哪位大侠有用Verilog写的IIR滤波器的实例啊？ ...2 3 4	lzndcb 2009-5-7	3319781	cdting 2025-5-3 05:14
[求助] 怎么让PT吃多个sdc/sdf?	学习使我快乐 2025-2-24	91217	Bradji 2025-4-30 17:36
[讨论] 从IC设计流程谈一谈去模拟公司做数字设计是否有利于职业发展规划？	liuhongbo1977 2025-4-10	3727	Bradji 2025-4-30 17:29
[求助] 同一时钟域内不同时钟速度模块之间如何传递信号？	EEDong 2025-4-14	4654	Bradji 2025-4-30 17:26

1 ... 10 11 12 131415 16 17 18 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31138|排名: 15

快速发帖

浏览过的版块

站长推荐 /3